国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2012011161) 半導体記憶装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/011161 国際出願番号: PCT/JP2010/007481
国際公開日: 26.01.2012 国際出願日: 24.12.2010
IPC:
G11C 11/15 (2006.01) ,G11C 13/00 (2006.01) ,H01L 21/8246 (2006.01) ,H01L 27/105 (2006.01) ,H01L 43/08 (2006.01)
G 物理学
11
情報記憶
C
静的記憶
11
特定の電気的または磁気的記憶素子の使用によって特徴づけられたデジタル記憶装置;そのための記憶素子
02
磁気的素子を用いるもの
14
薄膜素子を用いるもの
15
多層の磁性層を用いるもの
G 物理学
11
情報記憶
C
静的記憶
13
11/00,23/00,または25/00に包含されない記憶素子の使用によって特徴づけられたデジタル記憶装置
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8239
メモリ構造
8246
リードオンリーメモリ構造(ROM)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
10
複数の個々の構成部品を反復した形で含むもの
105
電界効果構成部品を含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
43
電流磁気効果またはこれに類似な磁気効果を利用した装置;それらの装置またはその部品の製造または処理に特に適用される方法または装置
08
磁界制御抵抗
出願人:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
三木隆 MIKI, Takashi; null (UsOnly)
発明者:
三木隆 MIKI, Takashi; null
代理人:
前田弘 MAEDA, Hiroshi; 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053, JP
優先権情報:
2010-16454322.07.2010JP
発明の名称: (EN) SEMICONDUCTOR STORAGE DEVICE
(FR) DISPOSITIF DE STOCKAGE SEMI-CONDUCTEUR
(JA) 半導体記憶装置
要約:
(EN) Disclosed is a semiconductor storage device which comprises: a memory cell array in which memory cells are arranged in a matrix form; and a reference resistance circuit that produces a reference resistance. A memory cell has a date storage resistance element that is a variable resistance element. The reference resistance circuit has a first reference resistance element (Rr1) and a second reference resistance element (Rr2), each of which is a variable resistance element that has the same structure as the date storage resistance element. The first reference resistance element (Rr1) is set to a first resistance, and the second reference resistance element (Rr2) is set to a second resistance that is lower than the first resistance. The reference resistance is a resistance between the first resistance and the second resistance, and is produced by connecting the first reference resistance element and the second reference resistance element with each other.
(FR) L'invention concerne un dispositif de stockage semi-conducteur qui comprend un réseau de cellules de mémoire dans lequel les cellules de mémoire sont disposées en forme de matrice, et un circuit de résistance de référence qui génère une résistance de référence. Chaque cellule de mémoire comporte un élément de résistance de stockage de données qui est un élément de résistance variable. Le circuit de résistance de référence comporte un premier élément de résistance de référence (Rr1) et un deuxième élément de résistance de référence (Rr2), chacun étant un élément de résistance variable qui a la même structure que l'élément de résistance de stockage de données. Le premier élément de résistance de référence (Rr1) est réglé à une première résistance, et le deuxième élément de résistance de référence (Rr2) est réglé à une deuxième résistance qui est inférieure à la première résistance. La résistance de référence se situe entre la première résistance et la deuxième résistance, et est générée en raccordant le premier élément de résistance de référence et le deuxième élément de résistance de référence.
(JA)  半導体記憶装置は、メモリセルがマトリックス状に配置されたメモリセルアレイと、参照抵抗値を生成する参照抵抗回路とを備えている。メモリセルは可変抵抗素子であるデータ記憶抵抗素子を有している。参照抵抗回路は、それぞれがデータ記憶抵抗素子と同じ構造を有する可変抵抗素子である第1の参照抵抗素子Rr1及び第2の参照抵抗素子Rr2を有している。第1の参照抵抗素子Rr1は、第1の抵抗値に設定され、第2の参照抵抗素子Rr2は、第1の抵抗値よりも低い第2の抵抗値に設定され、参照抵抗値は、第1の参照抵抗素子と第2の参照抵抗素子とを接続することにより生成した第1の抵抗値と第2の抵抗値との間の抵抗値である。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)