このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2012008491) ダイシング・ダイボンディング一体型フィルム、ダイシング・ダイボンディング一体型フィルムの製造方法、及び半導体チップの製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/008491 国際出願番号: PCT/JP2011/065986
国際公開日: 19.01.2012 国際出願日: 13.07.2011
IPC:
H01L 21/301 (2006.01) ,H01L 21/52 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
301
半導体本体を別個の部品に細分割するため,例.分離する
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
52
容器中への半導体本体のマウント
出願人:
日立化成株式会社 HITACHI CHEMICAL COMPANY, LTD. [JP/JP]; 東京都千代田区丸の内一丁目9番2号 9-2, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1006606, JP (AllExceptUS)
加藤 理絵 KATOU Rie [JP/JP]; JP (UsOnly)
松崎 隆行 MATSUZAKI Takayuki [JP/JP]; JP (UsOnly)
加藤 慎也 KATOU Shinya [JP/JP]; JP (UsOnly)
古谷 涼士 FURUTANI Ryoji [JP/JP]; JP (UsOnly)
作田 竜弥 SAKUTA Tatsuya [JP/JP]; JP (UsOnly)
小森田 康二 KOMORIDA Kouji [JP/JP]; JP (UsOnly)
発明者:
加藤 理絵 KATOU Rie; JP
松崎 隆行 MATSUZAKI Takayuki; JP
加藤 慎也 KATOU Shinya; JP
古谷 涼士 FURUTANI Ryoji; JP
作田 竜弥 SAKUTA Tatsuya; JP
小森田 康二 KOMORIDA Kouji; JP
代理人:
長谷川 芳樹 HASEGAWA Yoshiki; 東京都千代田区丸の内二丁目1番1号丸の内 MY PLAZA(明治安田生命ビル) 9階 創英国際特許法律事務所 SOEI PATENT AND LAW FIRM, Marunouchi MY PLAZA (Meiji Yasuda Life Bldg.) 9th fl., 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005, JP
優先権情報:
2010-15903013.07.2010JP
発明の名称: (EN) DICING / DIE BONDING INTEGRAL FILM, DICING / DIE BONDING INTEGRAL FILM MANUFACTURING METHOD, AND SEMICONDUCTOR CHIP MANUFACTURING METHOD
(FR) FILM INTÉGRAL DE DÉCOUPE/COLLAGE DE PUCES, PROCÉDÉ DE FABRICATION D'UN FILM INTÉGRAL DE DÉCOUPE/COLLAGE DE PUCES ET PROCÉDÉ DE FABRICATION D'UNE PUCE DE SEMI-CONDUCTEUR
(JA) ダイシング・ダイボンディング一体型フィルム、ダイシング・ダイボンディング一体型フィルムの製造方法、及び半導体チップの製造方法
要約:
(EN) The disclosed dicing / die bonding integral film manufacturing method prevents the edge (E) of an adhesive layer (2) from peeling off of a pressure-sensitive adhesive layer (3b) during the process of dicing a semiconductor wafer (W). The disclosed dicing / die bonding integral film is provided with a substrate film (3a), a pressure-sensitive adhesive layer formed on the substrate film and bonded to a wafer ring (R) used in blade dicing, and an adhesive layer formed on the pressure-sensitive adhesive layer and having a central part bonded to the semiconductor wafer which is to be blade-diced, wherein the planar shape of the adhesive layer is circular, and the surface area of the adhesive layer is greater than that of the semiconductor wafer and smaller than that of the substrate film and that of the pressure-sensitive adhesive film. The diameter of the adhesive layer is greater than that of the semiconductor wafer and smaller than the inner diameter of the wafer ring. The difference between the adhesive layer diameter and the semiconductor wafer diameter is greater than 20mm and less than 35mm.
(FR) L'invention concerne un procédé de fabrication d'un film intégral de découpe/collage de puces qui évite que le bord (E) d'une couche adhésive (2) ne se détache par pelage d'une couche adhésive sensible à la pression (3b) pendant le processus de découpe d'une tranche de semi-conducteur (W). Le film intégral de découpe/collage de puces comprend un film substrat (3a), une couche adhésive sensible à la pression, formée sur le film substrat et collée sur un anneau de tranche (R) utilisé dans la découpe par lame, et une couche adhésive formée sur la couche adhésive sensible à la pression et possédant une partie centrale collée sur la tranche de semi-conducteur qui doit être découpée à la lame. La forme plane de la couche adhésive est circulaire. L'aire de la surface de la couche adhésive est supérieure à celle de la tranche de semi-conducteur et inférieure à celle du film substrat et à celle du film adhésif sensible à la pression. Le diamètre de la couche adhésive est supérieur à celui de la tranche de semi-conducteur et inférieur au diamètre intérieur de l'anneau de tranche. La différence entre le diamètre de la couche adhésive et le diamètre de la tranche de semi-conducteur est supérieure à 20 mm et inférieure à 35 mm.
(JA)  本発明は、半導体ウェハ(W)のダイシング工程において、接着剤層(2)の周縁部(E)が粘着剤層(3b)から剥がれることを抑制することを目的とする。本発明のダイシング・ダイボンディング一体型フィルムは、基材フィルム(3a)と、基材フィルム上に形成され、ブレードダイシングに用いられるウェハリング(R)が貼付される感圧型の粘着剤層と、粘着剤層上に形成され、ブレードダイシングの対象である半導体ウェハが貼付される中央部を有する接着剤層と、を備え、接着剤層の平面形状は円形となっており、接着剤層の面積は、半導体ウェハの面積よりも大きく、かつ基材フィルム及び粘着剤層のそれぞれの面積よりも小さくなっており、接着剤層の直径は、半導体ウェハの直径よりも大きくかつウェハリングの内径よりも小さくなっており、接着剤層の直径と半導体ウェハの直径との差が20mmよりも大きく35mmよりも小さくなっている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20130143390CN103109353JPWO2012008491JP2015043471KR1020130051475