このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2012008071) データ処理装置、半導体装置および制御方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/008071 国際出願番号: PCT/JP2011/001942
国際公開日: 19.01.2012 国際出願日: 31.03.2011
IPC:
G06F 12/00 (2006.01) ,G06F 12/08 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
12
メモリ・システムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング(情報記憶一般G11)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
12
メモリ・システムまたはアーキテクチャ内でのアクセシング,アドレシングまたはアロケーティング(情報記憶一般G11)
02
アドレシングまたはアロケーション;リロケーション
08
階層構造のメモリ・システム,例.仮想メモリ・システム,におけるもの
出願人:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
古川 量也 FURUKAWA, Kazuya; null (UsOnly)
発明者:
古川 量也 FURUKAWA, Kazuya; null
代理人:
新居 広守 NII, Hiromori; 大阪府大阪市淀川区西中島5丁目3番10号タナカ・イトーピア新大阪ビル6階新居国際特許事務所内 c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011, JP
優先権情報:
2010-15917513.07.2010JP
発明の名称: (EN) DATA PROCESSING DEVICE, SEMICONDUCTOR DEVICE AND CONTROL METHOD
(FR) DISPOSITIF DE TRAITEMENT DE DONNÉES, DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE COMMANDE
(JA) データ処理装置、半導体装置および制御方法
要約:
(EN) A data processing device comprises: a CPU (101); an electrically rewritable nonvolatile memory (107); a RAM (105); a cache control unit (102) that controls the RAM (105) to operate as a cache memory used for caching the program of the nonvolatile memory (107); a flash rewrite unit (106) that utilizes the RAM (105) as a memory used for storing both a rewrite program used for rewriting the nonvolatile memory (107) and rewrite data and that executes the rewrite program, thereby executing a rewrite sequence to rewrite the nonvolatile memory (107); and a switch unit (104) that causes the cache control unit (102) and the flash rewrite unit (106) to operate in an alternative way.
(FR) Un dispositif de traitement de données comprend : un CPU (101) ; une mémoire non volatile (107) électriquement réinscriptible ; une RAM (105) ; une unité de commande de mémoire cache (102) qui commande la RAM (105) pour opérer comme une mémoire cache utilisée pour mettre en mémoire cache le programme de la mémoire non volatile (107) ; une unité de réécriture flash (106) qui utilise la RAM (105) comme une mémoire utilisée pour stocker à la fois un programme de réécriture utilisé pour réécrire la mémoire non volatile (107) et des données de réécriture et qui exécute le programme de réécriture, effectuant ainsi une séquence de réécriture pour réécrire la mémoire non volatile (107) ; et une unité de commutation (104) qui amène l'unité de commande de mémoire cache (102) et l'unité de réécriture flash (106) à opérer d'une manière alternative.
(JA)  データ処理装置は、CPU(101)と、電気的に書き換え可能な不揮発性メモリ(107)と、RAM(105)と、RAM(105)を、不揮発性メモリ(107)のプログラムをキャッシュするキャッシュメモリとして動作させる制御を行うキャッシュ制御部(102)と、不揮発性メモリ(107)を書き換えるための書き換えプログラムと書き換え用のデータとを格納するメモリとしてRAM(105)を利用し、当該書き換えプログラムを実行することにより不揮発性メモリ(107)を書き換える書き換えシーケンスを実行するフラッシュ書換部(106)と、キャッシュ制御部(102)およびフラッシュ書換部(106)を択一的に動作させる切換部(104)とを備える。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)