国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2012005352) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/005352 国際出願番号: PCT/JP2011/065693
国際公開日: 12.01.2012 国際出願日: 08.07.2011
IPC:
H01L 23/12 (2006.01) ,H01L 21/3205 (2006.01) ,H01L 21/60 (2006.01) ,H01L 23/52 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
12
マウント,例.分離できない絶縁基板
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
31
半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
3205
絶縁層へ非絶縁層,例.導電層または抵抗層,の付着;これらの層の後処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
50
サブグループ21/06~21/326の一つに分類されない方法または装置を用いる半導体装置の組立
60
動作中の装置にまたは装置から電流を流すためのリードまたは他の導電部材の取り付け
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
23
半導体または他の固体装置の細部
52
動作中の装置内の1つの構成部品から他の構成部品へ電流を導く装置
出願人:
ローム株式会社 Rohm Co., Ltd. [JP/JP]; 京都府京都市右京区西院溝崎町21番地 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585, JP (AllExceptUS)
奥村 弘守 OKUMURA Hiroshi [JP/JP]; JP (UsOnly)
発明者:
奥村 弘守 OKUMURA Hiroshi; JP
代理人:
吉田 稔 YOSHIDA Minoru; 大阪府大阪市天王寺区玉造元町2番32-1301 2-32-1301, Tamatsukuri-motomachi, Tennoji-ku, Osaka-shi, Osaka 5430014, JP
優先権情報:
2010-15637209.07.2010JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約:
(EN) Disclosed is a semiconductor device which can suppress malfunctions. The disclosed device is provided with: a semiconductor chip (1); a first electrode pad (21) laminated on the semiconductor chip (1); a rectangular intermediary layer (4) defined by a first edge (49a) and a second edge; and a plurality of bumps (5) arranged so as to enclose the semiconductor chip (1) and the intermediary layer (4). Therein, the first edge (49a) extends in a direction (x); the second edge extends in another direction (y); any one of the plurality of bumps (5) is a first bump (51) which conducts to the first electrode pad (21); any one of the plurality of bumps (5) is a second bump (52) which conducts to the first electrode pad (21); and among the plurality of bumps (5) the first bump (51) is arranged at one end in direction (x) and one end in direction (y).
(FR) L'invention concerne un dispositif semi-conducteur pouvant supprimer les dysfonctionnements. Ce dispositif comprend : une puce semi-conductrice (1) ; une première pastille d'électrode (21) déposée sur la puce semi-conductrice (1) ; une couche intermédiaire rectangulaire (4) définie par un premier bord (49a) et par un deuxième bord ; et une pluralité de bosses (5) agencées de sorte à entourer la puce semi-conductrice (1) et la couche intermédiaire (4). Dans ce dispositif, le premier bord (49a) s'étend dans un sens (x) ; le deuxième bord s'étend dans un deuxième sens (y) ; une des bosses (5) de la pluralité est une première bosse (51) qui conduit vers la première pastille d'électrode (21) ; une des bosses (5) de la pluralité est une deuxième bosse (52) qui conduit vers la première pastille d'électrode (21) ; et la première bosse (51) de la pluralité de bosses (5) est disposée à une extrémité dans le sens (x) et à une extrémité dans le sens (y).
(JA) 【課題】 動作不良を抑制するのに適する半導体装置を提供すること。 【解決手段】 半導体チップ1と、半導体チップ1に積層された第1電極パッド21と、第1の縁49aと、第2の縁とに規定された矩形状を呈する中間層4と、半導体チップ1とともに中間層4を挟むように配置された複数のバンプ5と、を備え、第1の縁49aは、方向xに延び、上記第2の縁は、方向yに延び、複数のバンプ5のいずれか一つは、第1電極パッド21に導通する第1バンプ51であり、複数のバンプ5のいずれか一つは、第1電極パッド21に導通する第2バンプ52であり、上記第1バンプ51は、複数のバンプ5のうち、方向xの一端且つ方向yの一端に配置されたものである。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
Also published as:
US20130113096US20150279807US20170062301