このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2012004954) トレースシステム
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/004954 国際出願番号: PCT/JP2011/003770
国際公開日: 12.01.2012 国際出願日: 01.07.2011
IPC:
G06F 9/50 (2006.01) ,G06F 11/28 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
9
プログラム制御のための装置,例.制御装置
06
プログラム記憶方式を用いるもの,すなわちプログラムを受取りそして保持するために処理装置の内部記憶装置を用いるもの
46
マルチプログラミング装置
50
リソースの割り当て,例.中央処理装置(CPU)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
11
エラー検出;エラー訂正;監視
28
処理順序の正しさを検査することによるもの
出願人:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP (AllExceptUS)
長野 岳彦 NAGANO, Takehiko [JP/JP]; JP (UsOnly)
木村 淳一 KIMURA, Junichi [JP/JP]; JP (UsOnly)
発明者:
長野 岳彦 NAGANO, Takehiko; JP
木村 淳一 KIMURA, Junichi; JP
代理人:
井上 学 INOUE, Manabu; 東京都千代田区丸の内一丁目6番1号 株式会社日立製作所内 c/o HITACHI, LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220, JP
優先権情報:
2010-15353506.07.2010JP
発明の名称: (EN) TRACE SYSTEM
(FR) SYSTÈME DE TRAÇAGE
(JA) トレースシステム
要約:
(EN) Conventional technology is premised on operation using a single CPU and a single core and efficiency deteriorates when said conventional technology is applied as is to a multi-core system or a multi-CPU system. Disclosed is a trace system that uses a software tracer in computer systems with multi-core CPUs or a plurality of CPUs and wherein: a resource monitoring mechanism is used to monitor the load on the system; a trace integration control mechanism creates a process CPU allocation schedule based on the load information so as to enable the CPU core to be dedicated to tracing or to ensure sufficient resources are maintained to obtain traces, and then uses a system control mechanism to allocate processes. The trace integration control mechanism then performs execution/stop control of the tracer.
(FR) L'invention a pour objet de pallier la détérioration du rendement constatée avec la technologie conventionnelle, qui repose sur un fonctionnement utilisant un seul CPU et un seul cœur, lorsque ladite technologie conventionnelle est appliquée telle quelle à un système multi-cœur ou à un système multi-CPU. L'invention concerne un système de traçage utilisant un traceur logiciel dans des systèmes informatiques dotés de CPU multi-cœur ou d'une pluralité de CPU, caractérisé par les étapes suivantes : un mécanisme de surveillance des ressources est utilisé pour surveiller la charge pesant sur le système ; un mécanisme de commande d'intégration de traçage crée un plan d'attribution des CPU aux processus sur la base des informations de charge de façon à permettre au cœur de CPU d'être dédié au traçage ou à s'assurer que des ressources suffisantes sont maintenues pour obtenir des traces, puis utilise un mécanisme de commande du système destiné à attribuer les processus. Le mécanisme de commande d'intégration de traçage effectue alors la commande d'exécution / d'arrêt du traceur.
(JA)  従来技術は、シングルCPU、シングルコアでの動作を前提としており、マルチコアシステムや、マルチCPUシステム上で、そのまま適用すると、効率が悪化する。 本発明は、マルチコアCPUや、複数のCPUを持つ計算機システム上で、ソフトウェアトレーサを使用するトレースシステムにおいて、システムにかかっている負荷をリソース監視機構を用いて監視し、トレース統合制御機構が、負荷情報を元に、CPUコアをトレース専用に、若しくはトレースを取得するのに十分なリソースを確保出来る様、プロセスのCPU割り当てスケジュールを作成した後、システム制御機構を用いてプロセスの割り当てを実行する。その後、トレース統合制御機構がトレーサの実行・停止制御を行う。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)