国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2012002212) 半導体装置の製造方法及びそれに用いられる基板カセット
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/002212 国際出願番号: PCT/JP2011/064242
国際公開日: 05.01.2012 国際出願日: 22.06.2011
IPC:
H01L 21/673 (2006.01) ,H01L 21/304 (2006.01) ,H01L 21/306 (2006.01) ,H01L 31/04 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
67
製造または処理中の半導体または電気的固体装置の取扱いに特に適用される装置;半導体または電気的固体装置もしくは構成部品の製造または処理中のウエハの取扱いに特に適用される装置
673
特に適合するキャリアを使用するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
304
機械的処理,例.研摩,ポリシング,切断
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30
21/20~21/26に分類されない方法または装置を用いる半導体本体の処理
302
表面の物理的性質または形状を変換するため,例.エッチング,ポリシング,切断
306
化学的または電気的処理,例.電解エッチング
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
31
赤外線,可視光,短波長の電磁波,または粒子線輻射に感応する半導体装置で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御かのどちらかに特に適用されるもの;それらの装置またはその部品の製造または処理に特に適用される方法または装置;それらの細部
04
変換装置として使用されるもの
出願人:
三洋電機株式会社 SANYO ELECTRIC CO., LTD. [JP/JP]; 大阪府守口市京阪本通2丁目5番5号 5-5, Keihanhondori 2-chome, Moriguchi-shi, Osaka 5708677, JP (AllExceptUS)
山崎 敦子 YAMAZAKI Atsuko [JP/JP]; JP (UsOnly)
島 正樹 SHIMA Masaki [JP/JP]; JP (UsOnly)
増成 良則 MASUNARI Yoshinori [JP/JP]; JP (UsOnly)
発明者:
山崎 敦子 YAMAZAKI Atsuko; JP
島 正樹 SHIMA Masaki; JP
増成 良則 MASUNARI Yoshinori; JP
代理人:
鳥居 洋 TORII Hiroshi; 大阪府大阪市中央区久太郎町3丁目1-29 本町武田ビル パトリオ特許事務所 PATRIO Patent Office, Hommachi Takeda Building, 1-29, Kyutaro-machi 3-chome, Chuo-Ku, Osaka-shi, Osaka 5410056, JP
優先権情報:
2010-14703929.06.2010JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE CASSETTE USED THEREFOR
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF SEMI-CONDUCTEUR ET CASSETTE DE SUBSTRAT UTILISÉE À CET EFFET
(JA) 半導体装置の製造方法及びそれに用いられる基板カセット
要約:
(EN) Disclosed is a method for manufacturing a semiconductor device, wherein sticking between a rib and a semiconductor substrate is prevented and uniform etching can be performed by smoothly flowing a cleaning liquid and an etching liquid over the surface of the semiconductor substrate. Specifically disclosed is a method for manufacturing a semiconductor device, wherein a single crystal silicon substrate is arranged between a plurality of ribs (10) that are provided on a substrate cassette and the substrate cassette is immersed into an etching liquid that is contained in a bath, thereby performing a surface treatment of the single crystal silicon substrate. The surface of each rib (10) of the substrate cassette is provided with a hole (101) for reducing the contact area between the rib surface and the single crystal silicon substrate.
(FR) L'invention concerne un procédé servant à fabriquer un dispositif semi-conducteur, l'adhérence entre une nervure et un substrat semi-conducteur étant évitée et une gravure uniforme pouvant être effectuée en versant uniformément un liquide de nettoyage et un liquide de gravure sur la surface du substrat semi-conducteur. L'invention concerne spécifiquement un procédé servant à fabriquer un dispositif semi-conducteur, un substrat de silicium monocristallin étant agencé entre une pluralité de nervures (10) qui sont disposées sur une cassette de substrat et la cassette de substrat étant immergée dans un liquide de gravure qui est contenu dans un bain, effectuant ainsi un traitement de surface du substrat de silicium monocristallin. La surface de chaque nervure (10) de la cassette de substrat comporte un trou (101) servant à réduire l'aire de contact entre la surface des nervures et le substrat de silicium monocristallin.
(JA)  リブと半導体基板との間の張り付きを防止し、洗浄液、エッチング液を半導体基板表面にスムーズに流し、均一なエッチングが実現できる方法を提供する。この発明は、基板カセットに設けられた複数のリブ(10)の間に、単結晶シリコン基板を配置し、基板カセットをエッチング液が収容された槽内に浸漬し、単結晶シリコン基板の表面処理を行う半導体装置の製造方法であって、基板カセットのリブ(10)の表面に単結晶シリコン基板との接触面積を低下させる穴部(101)が設けられている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)