国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2012002085) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/002085 国際出願番号: PCT/JP2011/062194
国際公開日: 05.01.2012 国際出願日: 27.05.2011
IPC:
H01L 29/786 (2006.01) ,H01L 21/28 (2006.01) ,H01L 29/417 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
28
21/20~21/268に分類されない方法または装置を用いる半導体本体上への電極の製造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
40
電極
41
その形状,相対的大きさまたは配置に特徴のあるもの
417
整流,増幅またはスイッチされる電流を流すもの
出願人:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP (AllExceptUS)
藤井 邦治 FUJII, Kuniharu [JP/JP]; JP (UsOnly)
内山 博幸 UCHIYAMA, Hiroyuki [JP/JP]; JP (UsOnly)
若菜 裕紀 WAKANA, Hironori [JP/JP]; JP (UsOnly)
河村 哲史 KAWAMURA, Tetsufumi [JP/JP]; JP (UsOnly)
発明者:
藤井 邦治 FUJII, Kuniharu; JP
内山 博幸 UCHIYAMA, Hiroyuki; JP
若菜 裕紀 WAKANA, Hironori; JP
河村 哲史 KAWAMURA, Tetsufumi; JP
代理人:
筒井 大和 TSUTSUI, Yamato; 東京都新宿区新宿2丁目3番10号 新宿御苑ビル3階 筒井国際特許事務所 Tsutsui & Associates, 3F Shinjuku Gyoen Bldg., 3-10, Shinjuku 2-chome, Shinjuku-ku, Tokyo 1600022, JP
優先権情報:
2010-14796629.06.2010JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約:
(EN) Disclosed is a semiconductor device which includes a thin transistor using a metal oxide semiconductor film in the channel layer, and in particular, a semiconductor device having a thermal history after formation of the aforementioned thin film transistor, wherein the disclosed semiconductor device is capable of suppressing degradation of the characteristics of the thin film transistor. The source electrode (SE) and the drain electrode (DE) are configured from a first electrode layer (FE), which comprises a metal film of aluminum (Al), silver (Ag), gold (Au), copper (Cu), etc., and a diffusion barrier layer (DC), which serves to stop the metal configuring the first electrode layer (FE) from diffusing to a channel layer (CH) and which comprises a cobalt layer formed between the channel layer (CH) and the first electrode layer (FE) so as to be in direct contact with the channel layer (CH).
(FR) L'invention porte sur un dispositif à semi-conducteurs qui comprend un transistor à couches minces (TFT) utilisant un film d'oxyde métallique semi-conducteur dans la couche de canal, et en particulier, un dispositif à semi-conducteurs ayant une histoire thermique après formation du transistor à couches minces susmentionné, le dispositif à semi-conducteurs décrit étant apte à supprimer une dégradation des caractéristiques du transistor à couches minces. L'électrode de source (SE) et l'électrode de drain (DE) sont configurées à partir d'une première couche d'électrode (FE), qui comprend un film métallique d'aluminium (Al), d'argent (Ag), d'or (Au), de cuivre (Cu), etc., et d'une couche barrière de diffusion (DC), qui sert à arrêter la diffusion du métal configurant la première couche d'électrode (FE) vers une couche de canal (CH) et qui comprend une couche de cobalt formée entre la couche de canal (CH) et la première couche d'électrode (FE) de manière à être en contact direct avec la couche de canal (CH).
(JA)  チャネル層に金属酸化物半導体膜を使用した薄膜トランジスタを含む半導体装置、特に、上述した薄膜トランジスタの形成後に熱履歴を有する半導体装置において、薄膜トランジスタの特性劣化を抑制することができる技術を提供する。本発明において、ソース電極SEおよびドレイン電極DEは、アルミニウム(Al)、銀(Ag)、金(Au)や銅(Cu)など金属膜からなる第1電極層FEと、第1電極層FEを構成する金属がチャネル層CHへ拡散するのを防止するように、チャネル層CHと第1電極層FEの間でチャネル層CHに直接接触するように形成されたコバルト膜よりなる拡散防止層DCから構成されている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)