国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現在ご利用になれません。
この状況が続く場合は、次のお問い合わせ先までご連絡ください。フィードバック & お問い合わせ
1. (WO2012001846) 基準周波数生成回路、半導体集積回路、電子機器
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/001846 国際出願番号: PCT/JP2011/001786
国際公開日: 05.01.2012 国際出願日: 25.03.2011
IPC:
H03K 3/0231 (2006.01) ,H03B 5/20 (2006.01) ,H03L 7/08 (2006.01)
H 電気
03
基本電子回路
K
パルス技術
3
電気的パルスの発生回路;単安定回路,双安定回路,多安定回路
02
パルスの発生に用いられる回路形式または手段によって特徴づけられた発生器
023
内部または外部正帰還をもつ,差動増幅器または比較器を用いるもの
0231
非安定回路
H 電気
03
基本電子回路
B
振動の発生,直接のまたは周波数変換による振動の発生,スイッチング動作を行なわない能動素子を用いた回路による振動の発生;このような回路による雑音の発生
5
出力から入力への再生帰還による増幅器を用いた振動の発生
20
周波数決定素子が抵抗とキャパシタンスまたはインダクタンスのいずれか一方とからなるもの,例.位相発振器
H 電気
03
基本電子回路
L
電子的振動またはパルス発生器の自動制御,起動,同期または安定化
7
周波数または位相の自動制御;同期
06
周波数または位相ロックループに加えられる基準信号を用いるもの
08
位相ロックループの細部
出願人:
パナソニック株式会社 PANASONIC CORPORATION [JP/JP]; 大阪府門真市大字門真1006番地 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501, JP (AllExceptUS)
徳永祐介 TOKUNAGA, Yusuke; null (UsOnly)
崎山史朗 SAKIYAMA, Shiro; null (UsOnly)
発明者:
徳永祐介 TOKUNAGA, Yusuke; null
崎山史朗 SAKIYAMA, Shiro; null
代理人:
前田弘 MAEDA, Hiroshi; 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053, JP
優先権情報:
2010-14648528.06.2010JP
発明の名称: (EN) REFERENCE FREQUENCY GENERATING CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND ELECTRONIC APPARATUS
(FR) CIRCUIT GÉNÉRATEUR DE FRÉQUENCE DE RÉFÉRENCE, CIRCUIT INTÉGRÉ À SEMICONDUCTEUR ET APPAREIL ÉLECTRONIQUE
(JA) 基準周波数生成回路、半導体集積回路、電子機器
要約:
(EN) Disclosed is a reference frequency generating circuit wherein an oscillation circuit (11) increases/reduces the signal levels of oscillation signals (OCSa, OSCb) in a complementary manner, corresponding to transition of the signal levels of the reference clocks (CKa, CKb). An oscillation control circuit (12) compares the signal levels of the oscillation signals (OSCa, OSCb) with a comparison voltage (VR), and the signal levels of the reference clocks (CKa, CKb) are made to transit, corresponding to the comparison results. A reference control circuit (14) increases/reduces the comparison voltage (VR) such that a difference between the signal levels of intermediate signals (Sp), which are proportional to respective amplitudes of the oscillation signals (OCSa, OSCb), and the reference voltage (Vref) is reduced. A reference voltage control circuit (13) increases/reduces the reference voltage (Vref) corresponding to a difference between the frequency of the reference clock (CKref) and that of the reference clock (CKa).
(FR) L'invention concerne un circuit générateur de fréquence de référence dans lequel un circuit oscillateur (11) augmente/réduit les niveaux de signaux d'oscillation (OCSa, OSCb) d'une manière complémentaire correspondant à la transition des niveaux de signal d'horloges de référence (CKa, CKb). Un circuit de commande d'oscillation (12) compare les niveaux des signaux d'oscillation (OSCa, OSCb) avec une tension de comparaison (VR) et la transition des niveaux de signal des horloges de référence (CKa, CKb) est commandée en fonction des résultats de la comparaison. Un circuit de commande de référence (14) augmente/réduit la tension de comparaison (VR) de telle sorte qu'une différence entre les niveaux de signaux intermédiaires (Sp), lesquels sont proportionnels aux amplitudes respectives des signaux d'oscillation (OCSa, OSCb), et la tension de référence (Vref) est réduite. Un circuit de commande de la tension de référence (13) augmente/réduit la tension de référence (Vref) en fonction d'une différence entre la fréquence de l'horloge de référence (CKref) et celle de l'horloge de référence (CKa).
(JA)  発振回路(11)は、基準クロック(CKa,CKb)の信号レベルの遷移に応答して発振信号(OCSa,OSCb)の信号レベルを相補的に増減させる。発振制御回路(12)は、発振信号(OSCa,OSCb)の信号レベルと比較電圧(VR)とを比較し比較結果に応じて基準クロック(CKa,CKb)の信号レベルを遷移させる。レファレンス制御回路(14)は、発振信号(OCSa,OSCb)のそれぞれの振幅に比例する中間信号(Sp)の信号レベルと基準電圧(Vref)との差が小さくなるように比較電圧(VR)を増減させる。基準電圧制御回路(13)は、参照クロック(CKref)と基準クロック(CKa)との周波数差に応じて基準電圧(Vref)を増減させる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関 (ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
Also published as:
US20130154699CN102959861JPWO2012001846