このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2012001837) 電力用半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2012/001837 国際出願番号: PCT/JP2011/000684
国際公開日: 05.01.2012 国際出願日: 08.02.2011
IPC:
H01L 29/06 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/12 (2006.01) ,H01L 29/78 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
06
半導体本体の形状に特徴のあるもの;半導体領域の形状,相対的な大きさまたは配列に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
02
半導体本体
12
構成材料に特徴のあるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
出願人:
三菱電機株式会社 Mitsubishi Electric Corporation [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP (AllExceptUS)
日野 史郎 HINO, Shiro [JP/JP]; JP (UsOnly)
三浦 成久 MIURA, Naruhisa [JP/JP]; JP (UsOnly)
中田 修平 NAKATA, Shuhei [JP/JP]; JP (UsOnly)
大塚 健一 OHTSUKA, Kenichi [JP/JP]; JP (UsOnly)
渡辺 昭裕 WATANABE, Shoyu [JP/JP]; JP (UsOnly)
古川 彰彦 FURUKAWA, Akihiko [JP/JP]; JP (UsOnly)
中尾 之泰 NAKAO, Yukiyasu [JP/JP]; JP (UsOnly)
今泉 昌之 IMAIZUMI, Masayuki [JP/JP]; JP (UsOnly)
発明者:
日野 史郎 HINO, Shiro; JP
三浦 成久 MIURA, Naruhisa; JP
中田 修平 NAKATA, Shuhei; JP
大塚 健一 OHTSUKA, Kenichi; JP
渡辺 昭裕 WATANABE, Shoyu; JP
古川 彰彦 FURUKAWA, Akihiko; JP
中尾 之泰 NAKAO, Yukiyasu; JP
今泉 昌之 IMAIZUMI, Masayuki; JP
代理人:
高橋 省吾 TAKAHASHI, Shogo; 東京都千代田区丸の内二丁目7番3号三菱電機株式会社 知的財産センター内 c/o Mitsubishi Electric Corporation Corporate Intellectual Property Division 7-3, Marunouchi 2-chome, Chiyoda-ku Tokyo 1008310, JP
優先権情報:
2010-14909030.06.2010JP
発明の名称: (EN) POWER SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR DE PUISSANCE
(JA) 電力用半導体装置
要約:
(EN) In conventional power semiconductor devices which perform high-speed switching, there have been some cases wherein, due to a displacement current that flows when the switching is performed, a high voltage is generated with the resistance of the flow channel of the displacement current, and due to the voltage, a thin insulating film, such as a gate insulating film, is broken down, and the semiconductor device is broken. Disclosed is a power semiconductor device which is provided with: a first conductivity type semiconductor substrate; a first conductivity type drift layer formed on the first main surface of the semiconductor substrate; a second conductivity type second well region formed to surround the first well region of the drift layer; a field insulating film formed on a second well region portion on the opposite side to the first well region; and a source pad that electrically connects together the second well region and a source region via a well contact hole, which is provided by penetrating the gate insulating film formed on a second well region portion on the first well region side. The distance between the well contact hole and the boundary between the gate insulating film and the field insulating film is set at a predetermined value or less.
(FR) Cette invention concerne un dispositif à semi-conducteur de puissance pouvant résoudre un problème lié aux dispositifs classiques à semi-conducteur de puissance à commutation rapide. En effet, lors d'une commutation, il peut arriver dans ces dispositifs classiques qu'un courant de déplacement qui circule génère une tension élevée du fait de la résistance du canal dans lequel circule ledit courant de déplacement, et cette tension peut provoquer le claquage d'une couche mince isolante telle qu'une couche d'isolation de grille, et la rupture du dispositif à semi-conducteur. Le dispositif à semi-conducteur de puissance de l'invention comprend : un substrat semi-conducteur d'un premier type de conductivité ; une couche de dérive du premier type de conductivité formée sur la première surface principale du substrat semi-conducteur ; une seconde région de puits d'un second type de conductivité formée de façon à entourer la première région de puits de la couche de dérive ; une couche d'isolation de champ formée sur une partie de la seconde région de puits située à l'opposé de la première région de puits ; et une plage source qui connecte électriquement la seconde région de puits et une région de source par l'intermédiaire d'un trou de contact de puits obtenu par perforation de la couche d'isolation de grille formée sur une partie de la seconde région de puits située du côté de la première région de puits. La distance séparant le trou de contact de puits et la limite entre la couche d'isolation de grille et la couche d'isolation de champ est fixée de façon à être inférieure ou égale à une valeur prédéterminée.
(JA) 高速にスイッチングする電力用半導体装置において、スイッチング時に変位電流が流れることによってその流路の抵抗とあいまって高電圧が発生し、その電圧によってゲート絶縁膜のような薄い絶縁膜が絶縁破壊し、半導体装置が破壊する場合があった。この発明に係る半導体装置は、第1導電型の半導体基板と、半導体基板の第1の主面に形成された第1導電型のドリフト層と、ドリフト層の第1ウェル領域を取り囲むように形成された第2導電型の第2ウェル領域と、第2ウェル領域上の第1ウェル領域側とは反対側に形成されたフィールド絶縁膜と、第2ウェル領域上の第1ウェル領域側に形成されたゲート絶縁膜を貫通して設けられたウェルコンタクトホールを介して第2ウェル領域とソース領域とを電気的に接続するソースパッドとを備え、ウェルコンタクトホールからゲート絶縁膜とフィールド絶縁膜との境界までの距離を所定の値以下にする。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2012001837JP2015057850