このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011160463) SEMICONDUCTOR STRUCTURE AND FABRICATING METHOD THEREOF
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/160463 国際出願番号: PCT/CN2011/071318
国際公開日: 29.12.2011 国際出願日: 25.02.2011
IPC:
H01L 29/78 (2006.01) ,H01L 29/94 (2006.01) ,H01L 21/8238 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
86
整流,増幅,発振またはスイッチされる電流を流す1つ以上の電極に電流または電圧のみの変化のみを与えることにより制御可能なもの
92
電位障壁または表面障壁を有するコンデンサー
94
金属―絶縁体―半導体,例.MOS
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8238
相補型電界効果トランジスタ,例.CMOS
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人:
中国科学院微电子研究所 INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; 中国北京市朝阳区北土城西路3号 No. 3 Beitucheng West Road Chaoyang District Beijing 100029, CN (AllExceptUS)
朱慧珑 ZHU, Huilong [US/US]; US (UsOnly)
梁擎擎 LIANG, Qingqing [CN/CN]; CN (UsOnly)
骆志炯 LUO, Zhijiong [CN/US]; US (UsOnly)
尹海洲 YIN, Haizhou [CN/US]; US (UsOnly)
発明者:
朱慧珑 ZHU, Huilong; US
梁擎擎 LIANG, Qingqing; CN
骆志炯 LUO, Zhijiong; US
尹海洲 YIN, Haizhou; US
代理人:
中科专利商标代理有限责任公司 CHINA SCIENCE PATENT AND TRADEMARK AGENT LTD.; 中国北京市海淀区王庄路1号清华同方科技大厦B座25层 25/F., Bldg. B, Tsinghua Tongfang Hi-Tech Plaza No.1, Wangzhuang Rd. Haidian District Beijing 100083, CN
優先権情報:
201010215163.322.06.2010CN
発明の名称: (EN) SEMICONDUCTOR STRUCTURE AND FABRICATING METHOD THEREOF
(FR) STRUCTURE SEMICONDUCTRICE ET SON PROCÉDÉ DE FABRICATION
(ZH) 半导体结构及其制作方法
要約:
(EN) A semiconductor structure and a fabricating method thereof are provided. The semiconductor structure comprises: a semiconductor substrate (1000); a channel region formed in the semiconductor substrate (1000); a gate stacking structure formed on the channel region; and source/drain regions (1005) formed in the semiconductor substrate (1000) and positioned at each side of the channel region. The gate stacking structure comprises a gate dielectric layer formed on the channel region and an electric conductive layer formed on the gate dielectric layer. The electric conductive layer has compressive stress for NMOSFET (101), such that tensile stress is applied to the channel region; and the electric conductive layer has tensile stress for PMOSFET (102), such that compressive stress is applied to the channel region.
(FR) L'invention concerne une structure semiconductrice et son procédé de fabrication. La structure semiconductrice comprend : un substrat semiconducteur (1000) ; une région de canal formée dans le substrat semiconducteur (1000) ; une structure empilée de grille formée sur la région de canal ; et des régions de source/de drain (1005) formées dans le substrat semiconducteur (1000) et positionnées de part et d'autre de la région de canal. La structure empilée de grille comprend une couche diélectrique de grille formée sur la région de canal et une couche électriquement conductrice formée sur la couche diélectrique de grille. La couche électriquement conductrice possède une contrainte de compression pour donner un NMOSFET (101), si bien qu'une contrainte de traction est appliquée à la région de canal ; et la couche électriquement conductrice possède une contrainte de traction pour donner un PMOSFET (102), si bien qu'une contrainte de compression est appliquée à la région de canal.
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 中国語 (ZH)
国際出願言語: 中国語 (ZH)
また、:
US20120104508