16:00 CETの火曜日 19.11.2019のメンテナンス理由で数時間使用できません
国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011132597) アレイ状のキャパシタで構成されるインダクタ
Document

明 細 書

発明の名称 アレイ状のキャパシタで構成されるインダクタ

技術分野

0001  

背景技術

0002   0003   0004   0005  

先行技術文献

特許文献

0006  

非特許文献

0007  

発明の概要

発明が解決しようとする課題

0008  

課題を解決するための手段

0009   0010   0011   0012   0013   0014   0015   0016   0017   0018   0019   0020   0021   0022  

発明の効果

0023   0024   0025   0026   0027   0028   0029   0030  

図面の簡単な説明

0031  

発明を実施するための形態

0032   0033   0034   0035   0036   0037   0038   0039   0040   0041   0042   0043   0044   0045   0046   0047   0048   0049   0050   0051   0052   0053   0054   0055   0056   0057   0058  

実施例

0059   0060   0061   0062   0063   0064   0065   0066   0067   0068   0069   0070  

符号の説明

0071  

請求の範囲

1   2   3   4   5   6   7  

図面

1   2   3   4   5   6   7   8   9   10   11   12   13   14   15  

明 細 書

発明の名称 : アレイ状のキャパシタで構成されるインダクタ

技術分野

[0001]
 本発明は、アレイ状のキャパシタで構成されるインダクタに関し、より詳しくは、既存の3つの回路素子、即ち抵抗、キャパシタおよびインダクタとは異なるデバイスであり、このデバイス内で発生される磁束とデバイス内に蓄積される電荷が1対1で対応する第四の回路素子に関する。

背景技術

[0002]
 約150年前に、抵抗(R)、キャパシタ(C)およびインダクタ(L)の3つの回路素子が発明された。電荷、電圧、電流および磁束が対で変化して、抵抗(R)、キャパシタ(C)およびインダクタ(L)を定義する。これらの定義の中で、電荷、電圧、電流および磁束は、電荷と磁束を除き、夫々2回出現する。1971年に、Leon O. Chuaが電荷と磁束を相関させることによって第四の回路素子を提案した(非特許文献1)。これに関連してこれまで報告されてきた回路素子は磁束の変化によって電圧が発生するため、今までのところは、磁束を電荷の量に直接相関させるのではなく、発生された電圧と蓄積された電荷を相関させたものが第四の回路素子Hとされてきた。このような相関関係が構築されたデバイスは、磁束を発生できない原始的な電気デバイスである。こうしたデバイスの一例が「メモリスタ(memristor)」であり(特許文献1、非特許文献2)、これが、近年、重要な論点を提起した。この種のいわゆる第四の回路素子では、デバイスの蓄積電荷と抵抗との間に一次関係が見られる。結局、これまで報告されてきた第四の回路素子は真の第四の回路素子の必須条件は満たされていない。このアプローチの別の大きな問題は、すべての特性が、L、CおよびRの組合せで生成できることである(非特許文献1)。従って、このようにして定義された回路素子Hは基本的素子ではない。換言すれば、蓄積された電荷とデバイス内に発生した磁束との間に一次関係のある第四の回路素子はまだ発明されていないのである。この点に関して、Chuaが初めて第四の回路素子を提案した1971年の彼の論文もまた正しくない。その理由は、その論文において、彼がL、CおよびRの組み合わせを使用して彼が提案する第四の回路素子の任意の電気的特性を作ることができているからである。
[0003]
 最近では、いわゆる「メモリスタ」は40年近くもの間存在していることがはっきりしている。略半世紀の間に出版された数多くの論文は、現在、ウェキペディアに掲載されている(非特許文献3)。同時に、Chuaも1971年の自分の提案が完全なものではなかったと認めている(非特許文献4)。第四の回路素子に関する提案を一般化するために、Chuaはさらに2つの異なるデバイス、メモキャパシタ(mem-capacitor)とメモインダクタ(mem-inductor)を案出した。Chuaはメモキャパシタを数学的に定式化したが、メモインダクタの数学的定式化は提案していない(非特許文献5)。第四の回路素子が3種類存在することはありえず、3つではなく1つであるべきであることに注意しなければならない。Chuaは、メモキャパシタとメモインダクタを現実に作製することは次の課題であろうと提議している。本発明者はここで、第四の回路素子を現実に作製するために、Chuaが提案したものとはまったく異なる議論を採用する。
[0004]
 最初の3つの回路素子が発明されてから150年後に第四の回路素子が発明されれば、新しいエレクトロニクスの世界が開かれることだろう。メモリスタを第四の回路素子と主張する最近報告された発明とは異なり、真の第四の回路素子Hは、磁束をデバイス内の電荷の量に直接相関させるだろう。さらに、真の第四の回路素子H(以下、デバイスHとも称する)による電気的な応答は、L、CおよびRを組み合わせたのではその特性を再現できないようなものであるはずである。新たなデバイスHのアーキテクチャは、本当の磁束を発生させるのであって、磁束と電気的に同等のものを発生させるのではないような設計とすべきであり、これが第四の回路素子の必須条件である。
[0005]
 新規な電気的特性を得るために、キャパシタとインダクタを融合させる試みがなされてきた(特許文献3)。しかしながら、その概念は従来のキャパシタを用いており、構築されたアーキテクチャでは、電荷は関連するインダクタの特性を制御する手段としては一切用いられない。したがって、キャパシタの基本的特性、つまり電荷によってインダクタの基本的特性、つまり電流を調整するようなハードウェアの構築は試みられていない。キャパシタの内部電荷蓄積は、キャパシタそのものの抵抗と2つのキャパシタの間の接続経路が電荷の蓄積の結果としてそれと同時に変化しないかぎり、回路内を流れる電流を調整できない。したがって、アーキテクチャ全体に対する原子規模の制御が不可欠であるが、これは、原子規模の設計と同じ原理を実現する統合されたアーキテクチャが設計されない限り不可能である。実効的に蓄積電荷と電束の1対1対応を示すデバイスはあるものの、上記のデバイスは現在までに実現されていない。

先行技術文献

特許文献

[0006]
特許文献1 : 米国公開特許公報2009/0184397
特許文献2 : 米国公開特許公報2009/0163826
特許文献3 : 米国公開特許公報2002/0118077
特許文献4 : 米国公開特許公報2008/0316677

非特許文献

[0007]
非特許文献1 : Chua, L. O., Memristor-missing circuit element. IEEE Transactions onCircuit Theory CT18, 507-519 (1971).
非特許文献2 : Strukov, D. B., Snider, G. S., Stewart, D. R., and Williams, R. S., Themissing memristor found. Nature 453, 80-83 (2008).
非特許文献3 : http://en.wikipedia.org/wiki/Memristor
非特許文献4 : Memristor and memristive state symposium 21 november 2008http://www.youtube.com/watch?v=QFdDPzcZwbs
非特許文献5 : Circuit elements with memory: memristors, memcapacitors andmeminductors http://arxiv.org/PS_cache/arxiv/pdf/0901/0901.3682v1.pdf

発明の概要

発明が解決しようとする課題

[0008]
 本発明の課題は、デバイス内の蓄積電荷と発生された磁束の1対1対応を示すことのできる、現実的なデバイスを設計することである。

課題を解決するための手段

[0009]
 本発明の発明者は、これまでにない電気特性を提供する電子または光子デバイスを創案した。このデバイスは、第一に、その応答は既存の基本的回路素子のいずれよりもはるかに速く、第二に、直流信号に対して線形の電流出力を供給する、つまり直流信号に対して抵抗器として機能し、第三に、入力交流信号を逆位相にし、第四に、電荷を蓄積し、電磁源として機能する。
[0010]
 まず、本発明によれば、長さ方向に沿ってループの形態に集合された単位キャパシタのアレイで構成されたらせん状キャパシタ-インダクタデバイスが提供される。ここにおいて、入力信号が一方の電極端から印加され、出力がもう一方の電極端から取り出される。キャパシタ内に蓄積される電荷はこのデバイスに印加されるバイアスの増大または減少に合わせて増大または減少し、これがループ電流をそれぞれ増大または減少させ、その結果、デバイス内に発生する磁束を変化させる。
 キャパシタの充放電によって、経路を流れる電流の抵抗が減少または増大し、それによってループ状の経路を流れる電流が増大または減少して、デバイス内に発生する磁束が調整されることから、本明細書ではこの電子または光子デバイスを「らせん状キャパシタ-インダクタデバイス」または、単に「キャパシタから作られたインダクタ」と呼ぶ。
[0011]
 本発明の一側面によれば、長さ方向に沿ってループの形態に構成されたアレイ状単位キャパシタを設けたらせん状キャパシタ-インダクタデバイスであって、入力信号が前記アレイ状単位キャパシタの一方の電極端から印加され、出力が他方の電極端から取り出され、前記単位キャパシタ内に蓄積される電荷が前記デバイスに印加されるバイアスの増大または減少に合わせて増加または減少し、前記電荷の増大または減少が前記ループの電流をそれぞれ増大または減少させ、その結果、前記デバイス内に発生する磁束を変化させるらせん状キャパシタ-インダクタデバイスが実現する。
[0012]
 前記単位キャパシタは、外部から所定の条件が与えられたときにその構造内に電荷またはエネルギーを可逆的に蓄積・放出できる、たんぱく質、有機染料、無機合成物、ナノ粒子、デンドリマ、有機金属複合体、ポリマ、生体分子からなる材料のうちのいずれか1つまたは複数の組み合わせを使って構築されることができる。
[0013]
 前記単位キャパシタが、前記デバイスの長さ方向に沿って1つまたは複数の閉ループの中を電流が流れるような構造に配置され、前記構造が下記AとBの2つの実現可能な構成のうちのいずれか一方であることができる。
  A.前記単位キャパシタが物理的に移動して、前記デバイスの長さ方向に沿って秩序的または無秩序的にその相対的位置を変化させ、ループ内の電流の流れを有効にトリガし前記磁束を発生させる単位キャパシタの組立体。
  B.弱い相互作用、共有結合、非共有結合、金属結合または非金属結合によって、1つの単位キャパシタから隣接する他の単位キャパシタに電流が流れ、その結果、デバイスの長さ方向に沿った1つまたは複数の前記ループに電流が流れるような定義済みのらせん状、ディスク型、円錐形またはランダムな幾何学構造を形成する、単位キャパシタの組立体。
[0014]
 前記単位キャパシタの充電または放電によって1つまたは複数の前記閉ループの導電率が変化し、それによって前記ループ内を流れる電流を増大または減少させ、その結果、前記デバイス内に発生する磁束を変化させることができる。
[0015]
 前記単位キャパシタの材料の充電または放電は前記デバイス全体の1つまたは複数のループの中で秩序的または無秩序的に起こり、前記充電または放電の起こるループが秩序的またはランダムに選択され、磁束は電子的に充電されたループの個数が変化したときまたは前記デバイス内を流れる電流が変化したときにのみ変化することができる。
[0016]
 前記単位キャパシタの材料の充電と放電による電流の寄与と前記ループ内を流れる電流の寄与が特定の条件において共同して入力信号の位相を変化させ、デバイスの出力交流信号の位相を前記一方の端と前記他方の端の間に印加される入力信号から正または負の方向に180°ずらすことができる。
[0017]
 前記単位キャパシタの前記材料の例は、チューブリンのαβヘテロ二量体を含む微小管であり、前記微小管の各端に前記らせん状キャパシタ-インダクタデバイスの入力及び出力としての電極が形成されているようにできる。
[0018]
 前記らせん状キャパシタ-インダクタは、静電容量特性および誘導特性が存在しながら、前記デバイス全体に外部から印加される電気バイアスの特定の範囲内で直流電流出力が線形であり、前記範囲において前記デバイスは抵抗として動作し、低温では電流電圧特性がヒステリシスループとして現れ、直流バイアスに加えて特定の交流信号が印加されると、前記デバイスは短絡するようにできる。
[0019]
 前記らせん状キャパシタ-インダクタデバイスは、電子および磁気エネルギーが特定のレートで電磁エネルギーとして共に増大(蓄積され)、または減少し(放出され)、したがって前記ループの長さと1つのループ内の単位長さあたりの単位キャパシタの数を変化させることによって、エネルギーの蓄積および供給能力を調整するようにできる。
[0020]
 前記らせん状キャパシタ-インダクタは、外部から印加される交流信号の特定の周波数範囲において、ループ電流の誘導特性の存在によって前記デバイス全体がバリスティック導電体となり、その結果、この周波数範囲において、前記デバイスの長さに沿って入力信号が散逸のない状態で伝達されるようにできる。
[0021]
 前記らせん状キャパシタ-インダクタは、前記2つの電極の間に外部から印加される特定の閾値バイアスを超えると、前記デバイスは高い導電状態に切り換わり、前記閾値電圧を超えると、外部バイアスが増大し続けても、前記デバイスの導電率は変化しないようにできる。
[0022]
 前記らせん状キャパシタ-インダクタは、入力パルスに対応する出力電流の増減のレートが、他の3つの基本回路素子、即ち抵抗、キャパシタおよびインダクタで構成された同等のデバイスより速いようにできる。

発明の効果

[0023]
 本発明の効果を以下に列挙する。
[0024]
1.本発明は、1971年の概念上の発端以来長年にわたって人工電子機器分野で欠けていた第四の回路素子を現実に実現する。
[0025]
2.本発明により、特定の周波数範囲で散逸のない信号を送信することが可能となる。これは、室温の雰囲気中でバリスティック輸送を実現する特異なデバイスである。
[0026]
3.本発明のデバイスは、そのアーキテクチャ設計の中に本来的な静電容量特性及び誘導特性を併せ持つ典型的なデバイスであるが、それにも関わらず、このデバイスは抵抗のように線形の電流出力を供給する。
[0027]
4.本発明のデバイスは、電磁エネルギーを蓄積し、外部負荷にこれを供給できる典型的なバッテリである。
[0028]
5.本発明のデバイスは、入力信号の位相を180度ずらすデバイスである。これはきわめて重要である。それは、ノイズが入力信号の66%を超えるマトリクスになると、従来のデバイスは信頼できないが、同じようなデバイスを順次連結したものは、ノイズがあっても主要信号を維持して処理できるからである。
[0029]
6.本発明のデバイスは、他の位相変化を起こす基本的電子デバイス、即ち抵抗(現実の抵抗素子には必ずキャパシタンス、インダクタンス分が含まれるため、やはり位相変化を引き起こすことに注意)、キャパシタおよびインダクタより応答が速いデバイスである(図9の本体(差し込み図でないもの)における電流の減衰を示すグラフを参照)。
[0030]
7.本発明のデバイスは、二値処理システムを超えて、多レベル論理を処理できるデバイスである。

図面の簡単な説明

[0031]
[図1] 本発明によるらせん状キャパシタ-インダクタの概略図である。これは2端子素子であり、ループ状に配置された単位キャパシタの充電によって、アレイ状の経路の導電率が変化する。
[図2] 特定の種類の単位キャパシタの構成の概略図および等価回路設計を示す図である。(a)は単位キャパシタにさらに加わったメモリ機能の例、(b)は単位キャパシタとなりうる分子材料の例、(c)はデバイスに印加される電圧に関して蓄積電荷量が階段状の特徴を有し、単位キャパシタ中でそれによって多レベルスイッチが形成される例を示す。
[図3] デバイス内のループを説明する図である。(a)は特定のループを構成するためのランダム経路の形状の閉ループあるいは単位キャパシタが形成する幾何学的に対称のループの例、(b)は実効ループ電流における正または負のドリフトを得る、単位キャパシタの力学的運動の例、(c)は単位キャパシタの充電により、ループ内の隣接する単位キャパシタの間の結合が変化し、それによって単位長さあたりの導電率が変化することを示す。
[図4] 蓄積電荷、デバイスの単位長さあたりの導電率と発生する磁束との間の1対1の対応を示す概略図である。(a)は蓄積電荷とデバイス内に発生した磁束の理想関係、(b)は蓄積電荷とデバイス内に発生した磁束の調整可能な関係の例を示す。
[図5] 顕著に異なるアーキテクチャにおける単位キャパシタの充電効果を示す図である。(a)はループの数、長さ、または単位長さあたりの導電率とデバイス内に発生する磁束の関係に見られる階段状の特徴の例、(b)はデバイスの長さに沿ったランダムの位置における単位キャパシタの充電と、異なる位置での単位キャパシタのランダムな充電の2つの場合を図示して、デバイス内に発生する磁束を調整するこれら2つの異なる性質の違いを示す。
[図6] (a)は特定の周波数での入力およびデバイス内に発生した逆位相の出力交流信号を示す図である。(b)は周波数帯域と、デバイスが入力信号の相転移を示す領域の概略図である。(c)はデバイスの電圧-電流特性がヒステリシス特性を持っていることを示す図である。(d)は電圧範囲の特定部分で発生しうる線形の電流電圧特性を示す図である。
[図7] (a)はエネルギーの電気及び磁気成分の増大と減衰および時間または印加された外部バイアスを示す図である。(b)はデバイスの長さ、ループの径、単位長さあたりのキャパシタとデバイス内に蓄積されるエネルギーの変化の例を示す図である。
[図8] (a)は1つの点から別の点への散逸のないエネルギー輸送(バリスティック状態)を示す図である。(b)は多レベルスイッチ効果を示す図。異なるバイアス範囲によるさまざまな電流電圧特性を示す図であり、特定の外部バイアスが印加された後、これらの特性は変化せず、すべての電流電圧特性が相互に重なり合うことを示している。
[図9] デバイス内の電流の増減レートと、このレートを既存の他の3つの基本的電子素子のレートと比較した図である。
[図10] 微小管を使用して実際に構成された本発明のデバイスのAFM像である。
[図11] 微小管を使用して実際に構成された本発明のデバイスのAFM像である。
[図12] 微小管を使用して実際に構成された本発明のデバイスの模式図、電流-電圧特性測定のための構成の模式図、デバイスの一部分のAFM像、及び測定結果を示す図である。
[図13] 微小管を使用して実際に構成された本発明のデバイスの派する応答及びデバイス内の電気エネルギー及び磁気エネルギーの時間変化を示す図である。
[図14] 本発明のデバイスに使用された微小管の構造を示す模式図、微小管を使用して実際に構成されたデバイスの入力信号と出職信号の位相関係を示す図、このデバイスの入出力の周波数特性を示す図、及びこのデバイスの電荷量の変化に対する磁束の変化を示す図である。
[図15] 微小管を使用して実際に構成された本発明のデバイスの微小管の長さに沿った閾値電圧とコンダクタンスの変化を示す図である。

発明を実施するための形態

[0032]
 以下に、本発明を更に詳細に説明する。
[0033]
 前述のように、本発明は、長さ方向に沿ってループの形態に構成された単位キャパシタのアレイを設けたらせん状キャパシタ-インダクタデバイスであり(図1)、入力信号が一方の電極端から印加され、出力がもう一方の電極端から取り出され、キャパシタ内に蓄積される電荷は、デバイスに印加されるバイアスの増大または減少に忠実に合わせて増大または減少し、この増大、減少がループ電流をそれぞれ増大または減少させ、その結果、デバイス内に発生する磁束を変化させる。
[0034]
 この電子デバイスを構成するために使用される単位キャパシタは、外部エネルギーがシステムに印加されたときに電子を蓄積できるものであれば、どのような種類の有機または無機材料からでも作製できる(図2)。単位キャパシタとしては特に分子システムが好ましい。その理由は、このメカニズムを原子規模で理解することができ、電子的または光子的な特性を原子規模から調整できるからである。単位キャパシタは、特定の条件(閾値パルスの印加)が外部からもたらされた場合に、その構造内に電荷またはエネルギーを蓄積し、これを放出できる、単一のたんぱく質分子、有機染料分子、無機複合物、単一のナノ粒子、デンドリマの単一ユニット、有機金属錯体、PSS(ポリスチレンスルホン酸ナトリウム)のようなポリマビーズ、酵素分子のような単一の生体分子、あるいはビタミンCまたはDNAの単一ユニットである。可逆的電子交換能力と、電子交換または立体構造変化(以下で図2を参照して詳述する)によるシステムの導電率の調整は必須の要件である。単位キャパシタ内の電子数の制限条件はなく、導電率の変化に関わる電子の数が増えるとシステムの制御性が増す。
[0035]
 らせん状キャパシタ-インダクタの内部では、上述のような特定の特性を有する単位キャパシタが自己組織化によって自ら構成するか、あるいは自動的に導かれ、または手作業で構成されることによって、デバイスの長さ方向に沿った1つまたは複数の閉ループの中を電流が流れるような構造にならなければならない。この構造は、次の2つの実現可能な構成A、Bのいずれでもよい。
  A.単位キャパシタの組立体であって、単位キャパシタが物理的に移動して、デバイスの長さ方向に沿って秩序だってあるいは無秩序にその相対的位置を変化させ、ループ内の電流の流れを有効にトリガし、磁束を発生させるため、確定した構造を持っていないもの(半固体または液体状態)。
  B.単位キャパシタの組立体であって、弱い相互作用、共有結合、非共有結合、金属結合および非金属結合のうちのいずれかによって、1つの単位キャパシタから隣接する他の単位キャパシタに電流が流れ、その結果、デバイスの長さ方向に沿った1つまたは複数のループに電流が流れるような、確定した構造を形成するもの。
[0036]
 秩序のある構造は、らせん状組立体だけでなく、円盤型の組立体になるような末広がりの円形のループの形態でも、不均一な磁束を生成することがある円錐形またはランダムな組立体の形態でもよい(図3)。
[0037]
 らせん状キャパシタ-インダクタの最も重要な特徴の1つは、印加される電気的バイアスの変調(周波数変調あるいは振幅変調)による単位キャパシタの充電と放電によって、1つまたは複数の閉ループの導電率を変化させ、それによってループ内の電流を増大または減少させて、デバイス内に生成される磁束を変化させることである。
[0038]
 したがって、個々の単位キャパシタを連結することが、電子輸送の実効的な経路を構築する上で非常に重要である。すなわち、単位キャパシタの間が適切に連結できるように分子を設計することが必要である。経路の導電率は、単にキャパシタを充電または放電するだけで調整できるべきである。これらの単位キャパシタが電荷を交換すると個々のキャパシタの導電率は増加あるいは減少するが、この変化が2つの単位キャパシタの間の分離長の抵抗をマスクできないと、ループの導電率は変化せず、磁束はデバイス内の電荷の量と無関係となってしまう。使用される単位キャパシタの電気的特徴に従って適当な導電経路を設計しなければならない。
[0039]
 2つの隣接するループの分離は、一方のループから他方のループへと電流がリークして、デバイス内の磁束の発生を損なわないように設計しなければならない。
[0040]
 外部のバイアスを正または負の方向に変化させると、らせん状キャパシタ-インダクタの中にある単位キャパシタは電荷を蓄積または放出する。このプロセス中、最初に電子を放出または蓄積するのはどの単位キャパシタで、次はどのキャパシタかの選択は重要なパラメータである。電子的応答に関するこのような単位キャパシタの選択は、導電経路に沿って1つずつ秩序だって起こりえるし、あるいはデバイス全体の1つまたは複数のループの単位キャパシタをランダムに選択することによって無秩序に起こりえる(図5)。これらのループもまた、このプロセスにおいて秩序だって、あるいはデバイスの長さ全体からランダムに選択され得る。磁束は、電子的に充電されたループの個数が変化したとき、またはデバイスの中を流れる電流が変化したとき、大きな電流を流している実効ループの数が変化したとき、ループの密度またはループの総数とデバイスの長さの比が実効的に変化したときにのみ変化する。
[0041]
 らせん状キャパシタ-インダクタデバイス内の単位キャパシタの配置をループ型設計とすることにより、デバイス内に2つの電流成分、とりわけ単位キャパシタの材料の充電と放電による電流の寄与とループ内を流れる電流の寄与が、出力を供給しながらベクトル加法の法則に従って相互作用できるようになる。その結果、これらが一緒に入力信号の位相を変化させることに寄与する。ベクトル加法から、交流信号の出力が2つの電極の間に印加される入力信号の正の方向または負の方向に180°位相のずれたものとなることが示唆される。それは、容量性の電流は交流信号の位相を90度遅らせ、インダクタは交流信号の位相を正の方向に90度進めるからである(図6)。
[0042]
 らせん状キャパシタ-インダクタは、容量特性および誘導性特性が存在するにもかかわらず、デバイスに外部から印加される電気バイアスの特定の範囲内で直流電流出力が線形であり(図4)、この領域でデバイスは抵抗として動作する。直流信号が存在する場合は抵抗の特徴を有することから、その交流動作については直流の電圧源と電流源の何れとも共存できるという、インダクタやキャパシタでは不可能である独自の機能が得られる。印加される電気バイアスのスキャン中、交流信号があるとデバイスは基本的に短絡する。低温であると、デバイスは略完璧な角型ヒステリシスループを示すが(図6)、このヒステリシスループは温度の上昇とともに収束する。
[0043]
 らせん状キャパシタ-インダクタにおいて、単位キャパシタの中に蓄積される電子エネルギーとループ電流の電界に保存される磁気エネルギーは、特定のレートで、電磁エネルギーとして一緒に増大(電荷が蓄積される)または減少(電荷が放出される)する(図7)。したがって、ループ周囲長とループ内の単位長あたりの単位キャパシタの数を変えることにより、エネルギー蓄積とエネルギー供給の能力を調整できる。
[0044]
 本発明によるらせん状キャパシタ-インダクタでは、外部から印加される交流信号のある周波数範囲において、デバイス全体がバリスティック導電体となる(図8)。このような現象は、共鳴挙動を発生させることが知られるループ電流の誘導性の特性の存在によって起こる。誘導性共鳴の結果、この周波数範囲では、デバイスの長さに沿って入力信号が散逸のない状態で伝達される。
[0045]
 らせん状キャパシタ-インダクタの電流電圧測定中、2つの電極の間に外部から印加されるバイアスがある閾値を超えると、デバイスが高導電状態に切り換わることが観察された。閾値電圧を超えて外部バイアスが更に増加し続けても、デバイスの導電率は変化しない。
[0046]
 らせん状キャパシタ-インダクタにおいて、入力パルスがデバイスに印加されたときの出力電流の増大と減衰のレートは、位相変化を起こす他の3つの基本的回路素子、即ち抵抗、キャパシタおよびインダクタで構成された同等のデバイスより速い(図9)。
[0047]
 図1は、本発明によるキャパシタにより調整されるインダクタの概略図である。このデバイスは、丸いボール101として示される単位キャパシタの超分子組立体であり、組立体全体が、それぞれ外部回路に接続された出口102,106を有する2つの電極104,105に挟まれている。デバイスは磁束を発生させ、その磁力線が103のような線で描かれている。図1において、超分子組立体はキャパシタユニット101が線状に接続されたらせん状の組立体である。
[0048]
 図2は、単位キャパシタの可能な設計を示す図である。超分子組立体201の個々の丸いボールは、単分子でも分子の組立体でもよい点に注意されたい。しかしながら、これらの単位キャパシタは、従来のキャパシタの個々の特性に皆従う必要はない。従来のキャパシタは入力交流信号の位相を90度変化させ、電流の時間的増大または減少は明確に定義された指数関数的関係に従う。ここでは、単位キャパシタとなりうる分子材料は、有限量の電荷を蓄積し、特定の条件が自然に、または人工的に加えられるまではこれを放出しない。このようなシステムの例としては、たんぱく質、単分子多レベルスイッチ202,205、可逆的に酸化還元活性なナノ粒子203、デンドリマ204、ポリマ206、DNA207等が挙げられる。単位キャパシタが従来のキャパシタと似ているのは、どちらも電荷を蓄積するという点だけである。しかしながら、電荷蓄積のメカニズムはまったく異なる。誘電体表面での分極の代わりに、余分な電子が物理的に分子の構成を変化させて、蓄積に適した空間を分子の局所的領域に作る。単位キャパシタ内の電荷蓄積の制御は、図2に示されるような、印加されたバイアスの増大に伴って電荷の蓄積が階段状に変化するという特徴を利用して行われる。単位キャパシタは、蓄積された電荷を特定の時間にわたって保持する。従来のキャパシタとは異なり、電荷の交換に伴い、単位キャパシタの抵抗が低下し、単位キャパシタは電子またはキャリアを通過させて簡単に輸送する。単位キャパシタはまた、ここで扱っている特定の種類のデバイスにとって好都合であるところの、従来のキャパシタのような漏れ電流を生成する。
[0049]
 らせん状の組立体とは別に、本発明によるキャパシタで調整されるインダクタデバイスの設計例は図3(a)に示されているのだが、本発明によるデバイスを集積回路チップに埋め込みやすい二次元の形で作製することが可能である。2つの電極301,302の間に、単位キャパシタの平面らせん状組立体303(305)が設置される。組立体の中央にらせん状組立体の一端があり、ここに一方の電極304が接続され、他方の電極は外側の端に接続される。電極304は基板の内部に埋め込まれており、このような埋め込み電極の構築に役立つツールのひとつに電子ビームリソグラフィがある。
[0050]
 図1と図3(a)に示される本発明のハードウェアアーキテクチャはどちらも一様な磁束を発生する。単位キャパシタの線状の組立体を仮想の円錐表面308上に配置し、電極306,307に挟まれるようにした場合は、一様でない磁束が生成される。
[0051]
 図3(b)に示すように、らせん状組立体のループはまた、三角形309から六角形310まで、あるいはまったくランダムに調節することもできるが、ランダムの場合は特定のループを識別するために点線で示される仮想の点線の境界線311または312を描く必要がある。これらの経路はすべて、313のような単位キャパシタが、電子の交換中に2つの単位キャパシタ間の経路314の抵抗を減少させるという1つの特定の条件に従っている。図3(c)の等価ポテンシャル井戸表現ではバリアの高さが変化するだけではなく、ギャップ幅の変化も観測される。電子がループ経路を通って移動する場合には、その電子は多様な高さと幅を持つ一連のポテンシャル井戸に遭遇する。
[0052]
 上述の可能な静電容量インダクタはすべて、デバイス内の電荷の量とデバイス内に発生する磁束の間に線形の関係401(図4(a))を示す。単位キャパシタは線状に構成され、デバイス内に発生する磁束はループの数に依存するため、ループが完成しないと磁束は変化しない。このギャップ402または403は、デバイス内で発生される磁束を調整するための閾値長を与える(図4(b))。一点注意しなければならないのは、ここで電子輸送について考慮する経路は、導電率の高い経路、つまり単位キャパシタの電子充電により形成される経路であるということである。この充電は、組立体にランダムにアクセスする態様501(図5(a))、あるいは1つずつ逐次的にアクセスする態様502(図5(b))の、可能な2つの態様の何れかで起こる。
[0053]
 図6(a)に示すように、特定の周波数帯域の閾値周波数601より高い範囲602で本発明のデバイスに送られる交流信号は、その出力において180度位相がずらされる。図6(a)において濃淡で表した曲線の一方が入力でもう一方が出力であるが、どちらが入力であってよい。本発明によるこのデバイスの電流-電圧の特徴は、図6(c)に示すヒステリシスループ603である。ヒステリシスループの特徴は、単位キャパシタの電子的性質と線状に接続された2つの単位キャパシタの間の結合によって異なる。ヒステリシスの特徴は、デバイスが導電を開始するある温度から上の低温状態でのみ見られる。特定の温度範囲を超えると、ヒステリシスループは徐々に1本の線に収束し、半導体のような電流電圧特性が観測される(図6(b))。純粋な直流信号に対しては、デバイスの導電率は絶縁体状態となる。しかしながら、交流信号が加わると、この同じデバイスは短絡し、図6(c)のグラフに604で示すように、金属のように導電する。追加された交流信号が取り除かれたとたんに、デバイスは絶縁状態に戻る。
[0054]
 本発明のデバイスの静電容量および誘導特性は、図7(a)の上側に示す従来のLC回路の特性701とは対照的である。従来のLC回路では、1つのコンポーネントのエネルギーを使って他方のコンポーネントのエネルギーが増大する。しかしながら、本発明のデバイスの場合、特定の長さのデバイスについて、図7(a)の下側に特性702で示すように、誘導エネルギーと静電容量エネルギーは両方とも一緒に増減する。図7(b)の左側のグラフに示すように、単位キャパシタの組立体の長さを増大させ、他のパラメータが一定のままとすると、デバイスのエネルギー蓄積容量全体は増大する。また、図7(b)の右側のグラフに示すように、単位キャパシタの組立体の直径を増大させ、単位長さあたりのキャパシタの密度と組立体全体の長さを一定のままとした場合も、エネルギー蓄積容量は増大する。
[0055]
 本発明のデバイスは特定の周波数で抵抗ゼロに近い状態となり、この状態では、図8(a)のグラフに示すように、エネルギーパケット全体が、エネルギーを一切失うことなく、組立体の一方の側から反対側に伝達される。図8(b)のグラフの802、803、804に示すように、組立体の長さを変化させれば、このデバイスで多様な導電率を得ることも可能である。本発明のデバイスを以下ではHとも称する。電気バイアス入力に対する電流の反応は、図9に示すように、LとCの場合より速く増大し(902)、減衰する(901)。R、CおよびLで本発明の第四の回路素子Hを生成することはできないが、相対比較のために、Hについての簡略化した電流の表現を構築する。チューブリン二量体はQ=Q (1-exp(-t/CR))に従って充電される。Q∝Lであるので、L=L (1-exp(-t/CR))を得る。インダクタの電流はi=i (1-exp(-tR/L))に従って増大するため、H内の電流は、式i=i (1-exp(-tR/L (1-exp(-t/CR))))に従って増大し、式i=i (exp(-tR/L (exp(-t/CR))))に従って減少する。Cの支配的な電流を考慮して、電流の増大をi=i (1-exp(-t/RC (1-exp(-Rt/L))))として得る。ここでは、これらの式を使って本発明のデバイスに関する電流のグラフを作成した。
[0056]
 ここで、本願発明者は表1にまとめた対称性の議論のすべての側面を含む本質的な第四の回路素子Hを定義し、その実験的証拠として、豚の脳からチューブリンを抽出しその構造を外部で再構成することによって、チューブリンから構成された単一の微小管の電子的測定を行った。実施例に記載するように、特性解析の結果、微小管(microtubules、MT)は上述の基準に従うことがわかった。また、他のいくつかのらせん状分子組立体(たとえばアクチンなどのらせん状の超分子)も同様の特性を示した。
[0057]
[表1]


[0058]
 上記では入力信号として、直流信号、交流信号(正弦波)、パルス信号を用いた場合を述べたが、たとえば、直流信号はエネルギー貯蔵のような場合に使用し、交流信号は電力伝送のような場合に使用し、パルス信号は不揮発デジタルメモリーへの適用のような場合に使用することができる。
実施例
[0059]
 サイトスケルトン社(米国コロラド州デンバー)により豚の脳から微小管が抽出された。精製されたMTサブユニット(チューブリン)を-80℃で保存した。チューブリンを長さ6.5μmの微小管に重合させるために、微小管クッションバッファ(60%v/vグリセロール、80mM PIPES((ピペラジン-1,4-ビス(2-エタンスルホン酸)) pH6.8、1mM EGTA(エチレングリコールビス四酢酸)、1mM MgCl )160μLを、General Tubulin Buffer(80mM PIPES pH7,1mM EGTA,2mM MgCl )830μlと100mM GTP(グアノシン三リン酸)溶液10μlに添加した。この混合物をアイスバス内に10分間保管した。この混合物から、溶液200μlをチューブリン1mgに添加し、再びアイスバスで10分間インキュベートした。その後、このストックを35~37℃のインキュベータ内に40分間置いた。次に、微小管を安定させるために、無水DMSOに溶解させたPaclitaxal20μlを溶液に加え、さらに37℃で10分間インキュベートした。MTの長さを約4~20μmに調整した。
[0060]
 薄膜を作るために、微小管クッションバッファとPaclitaxal DMSO溶液を使ってこの溶液を8倍に希釈し、45°傾斜させたSi(100)基板と櫛型電極の上に滴下し、-20℃で一晩放置した。基板に電界を印加し、MTを平行に配列した。濾紙(Whatman)を使って余分なMT溶液を基板から除去した。次に、基板をGeneralTubulin Bufferに浸漬し、N を吹き付けて再び同様に乾燥させた。この工程を2度繰り返した。基板を冷蔵庫に3時間入れ、表面を部分的に乾燥させた。
[0061]
 αおよびβチューブリンが46×80×65Å の大きさのαβヘテロ二量体に再構成されたことが、超微細先端を有する原子間力顕微鏡で確認された。MTのポテンシャルマップの作成により、格子Aの構・BR>ャを確認した。
[0062]
 1本鎖の微小管の両端に、2つの金電極パッドを作製し、電子光線リソグラフィでデバイスを構築した。両端の電極を外部の電子特性解析回路に接続した。
[0063]
 メモリスタと異なり、微小管MTでは、表1に示すように、既存の3つの素子の特性の全てに関する対称性の議論が正しいものと確認できる。本発明によるデバイスHは、キャパシタCのように電荷を蓄積/放出するらせん状ナノチューブ/ナノワイヤであり、インダクタLのようにらせん状の電流が磁束を発生させる。インダクタLとキャパシタCは内部で一緒に増減するが、理想のデバイスHはその直流出力が顕著に線形である。純粋に幾何学的な理由から、正確な磁束調整器であり、インダクタLとキャパシタCの共存によって入力交流信号の位相がずれる。デバイスHはバリスティック輸送を開始しうる。それは、完全な構造が特定の場ではコヒーレントな系になるためであると推測される。微小管MTは、その長さを変化させることによって電磁エネルギーの蓄積/輸送を調整し、重要な位相ずれ信号変換能力を生物系に与える。
[0064]
 これに対し、Chuaは第四の回路素子であるメモリスタの定義に、1つの対称性議論φ αQしか用いなかった。らせんの周期性と充電の量子化により、MTはその長さを変更することによってその電磁エネルギー/力を正確に調整できる。バリスティック状態に切り換わる閾値バイアスは、その長さと共に大きくなる。同時に、磁束は階段状に増大する。したがって、MTは、その長さを変化させることによってエネルギー蓄積量とそのコヒーレント輸送に必要なクリティカル信号を変化させることができる。その結果、処理可能な最大論理状態も変えられる。以上のことから、生体細胞中の第四の回路素子MTは、細胞骨格を通じた非常に複雑な多レベルの信号処理において重要な役割を果たすことができる。本発明者による研究以前は、MTは単にキャパシタとして使用されていた(特許文献4)。
[0065]
 MTに基づく本発明の実施例を、実際に構成された本発明のデバイスのAFM像及びその測定データ、ならびに概略図を参照しながら以下で説明する。
[0066]
[第4の回路素子Hの基本的性質]
 図10及び図11はMTに基づいて実際に構成された本発明のデバイスのAFM像を示す。図からわかるように、MTが金でできた2本の平行電極間に上から下へ伸びている。
[0067]
 図12(a)で、ボール状のものは電荷を蓄積して導電ソレノイドを形成するキャパシタを表す。時間区間Δtの間、これらのキャパシタはΔQだけの量の電荷を蓄積して磁束がΔφだけ増加する。固定長のデバイスHについて、電荷を蓄積した領域をE+Bで表し、蓄積していない領域をEで表す。図12(b)はデバイスHの電流-電圧特性測定のための実験の構成を表す。なお、パルスモード測定においては、電圧源と電流計をファンクションジェネレータとオシロスコープに置き換える。図12(c)は金電極の縁に取り付けられている、シリコン基板上のMTのAFM像である。2本の白い平行線をこの像中に描くことで、MTの螺旋のピッチを示す。このスキャンはノンコンタクトモードで、スキャンレート0.3Hz、ゲイン1、セットポイント-0.671μmで行われ、1.5μmの先端振幅であった。図12(d)の上側のグラフはV max=0.5V、1V及び1.5Vについてのスキャンレートが0.01V/秒のバイアスを印加して測定された、低導電状態での電流-電圧曲線であり、下側のグラフは高導電状態におけるV max=2.5Vでの電流-電圧特性を拡大したものである。
[0068]
[微小管の重大な特徴]
 図13(a)のグラフの下側は振幅5V(>V th)、幅1μ秒、周波数100KHzの矩形入力パルスアレイを示す。このパルスアレイがグラフ上側に示す同様な矩形出力アレイを生成した。入力信号と出力信号はともに47Ωの抵抗器で検出した。隣接する2つの矩形パルスのギャップは4μ秒であった。図13(b)の左側のグラフは、振幅5V、幅250n秒、周波数1MHzの入力矩形パルスアレイに対する出力の時間軸上の増大を示す。同様に、図13(b)の右側のグラフは入力パルス終了の際のこの出力の減衰を示す。図13(c)の上側と下側の2つのグラフは夫々LC並列接続回路とH中での電気エネルギー及び磁気エネルギー(夫々EとMであらわす)の時間軸上の増大と減衰を表す。上側のグラフにおいて、減少するカーブは電気エネルギーEを表し、増大するカーブは磁気エネルギーMを表す。これに対して、デバイスHについての下側のグラフでは、これらの2本のカーブは1本の線のように見える。これは、磁気エネルギーと電気エネルギーが両方とも時間とともに増大するからである。図13(d)はH、L及びCの間の時間軸上の増加、減衰レートの比較のグラフである。ここで、L=R=C=1としている。R=2、C=2の場合には、i は、LあるいはCの電流がその飽和値の8%に到達する時点までに、飽和値に対する比率で表現して現在の値である63%から98%に到達する。
[0069]
[MTの第4の回路素子としての特別の特徴]
 図14(a)は微小管構造を概念的に表した図を示す。外側の層CTはC終端(C termini:炭化水素(アルキル)鎖で終端、終端には負電荷が存在))、中間の層MTはチューブリンアセンブリ、中央部WTは水柱(watercolumn)である。図14(b)はデバイスHの入力信号及び出力信号を示す。このグラフから判るように、出力信号は周波数5MHzの入力交流信号と180度の位相差があり、また微小管上の特定の点で400mVのピーク-ピーク振幅を持つ。図14(c)は伝達される出力電力の入力電力に対する比率を現す。この比率は周波数によって変化し、ほぼ2MHz付近にピークを持つ。図14(d)は電荷量ΔQに対する磁束Δφの変化を示す。この変化は微小管の長さに沿ってプロットされている。このQは報告されている長さ方向の電荷密度3.8e/Åを使用して、従ってMT上の2つの異なる点に位置する2つのリング間のΔQを使用して計算された(交互に、ΔQは1αβ≒10eについてのQとして計算され、1つのリングは13αβ単位を有する)。この勾配つまりH(=Δφ/ΔQ)は15×10 であり、これは抵抗Rよりも2桁大きい。
[0070]
[第4の回路素子の応用]
 図15(a)は微小管の長さ方向(直線状の長さであらわす)に沿ってプロットした閾値電圧の変化を示す。電流-電圧カーブIVは、MT全体の充電を避けるため、金電極とMTの接合部から開始して遠端まで、個別のリングの頂部で測定した。図15(a)中の差し込み図は微小管を示す。同図において、21個の相対的に明るい部分はαβリングを示す。磁界の1.4×10 -8T刻みの階段状変化は金-MT接合部における168nmMTチェーンに沿った8nm周期のαβリング毎に現れる。図15(b)は-0.5Vでの微小管の長さに沿ったコンダクタンスを示す。この長さつまりH -1は両対数目盛りでプロットしている。

符号の説明

[0071]
101:単位キャパシタ
102:単位キャパシタの組立体
305:円盤形状の本発明を集積チップ型にしたもの
308:円盤形状の本発明を立体の円錐型にしたもの

請求の範囲

[請求項1]
 中心軸が長さ方向に沿ってループの形態に構成されたアレイ状単位キャパシタを設けたらせん状キャパシタ-インダクタデバイスであって、
 入力信号が前記アレイ状単位キャパシタの一方の端から印加され、出力信号が他方の端から取り出され、
 前記単位キャパシタ内に蓄積される電荷が前記デバイスに印加されるバイアスの増大または減少に合わせて増加または減少し、
 前記電荷の増大または減少が前記ループの電流をそれぞれ増大または減少させることにより、前記デバイス内に発生する磁束を変化させるらせん状キャパシタ-インダクタデバイス。
[請求項2]
 前記単位キャパシタが、外部から所定の条件が与えられたときにその構造内に電荷またはエネルギーを可逆的に蓄積・放出できる、たんぱく質、有機染料、無機合成物、ナノ粒子、デンドリマ、有機金属複合体、ポリマ、生体分子からなる材料のうちのいずれか1つまたは複数の組み合わせを使って構築される、請求項1に記載のらせん状キャパシタ-インダクタデバイス。
[請求項3]
 前記単位キャパシタが、前記デバイスの長さ方向に沿って1つまたは複数の閉ループの中を電流が流れるような構造に配置され、前記構造が下記AとBの2つの実現可能な構成のうちのいずれか一方である請求項2に記載のらせん状キャパシタ-インダクタデバイス。
  A.前記単位キャパシタが物理的に移動して、前記デバイスの長さ方向に沿って秩序的または無秩序的にその相対的位置を変化させ、ループ内の電流の流れを有効にトリガし前記磁束を発生させる単位キャパシタの組立体。
  B.弱い相互作用、共有結合、非共有結合、金属結合または非金属結合によって、1つの単位キャパシタから隣接する他の単位キャパシタに電流が流れることにより、デバイスの長さに沿った1つまたは複数の前記ループに電流が流れるような定義済みのらせん状、ディスク型、円錐形またはランダムな幾何学構造を形成する、単位キャパシタの組立体。
[請求項4]
 前記単位キャパシタの充電または放電によって1つまたは複数の前記閉ループの導電率が変化し、それによって前記ループ内を流れる電流を増大または減少させることにより、前記デバイス内に発生する磁束を変化させる、請求項3に記載のらせん状キャパシタ-インダクタデバイス。
[請求項5]
 前記単位キャパシタの材料の充電または放電は前記デバイス全体の1つまたは複数のループの中で秩序的または無秩序的に起こり、前記充電または放電の起こるループが秩序的またはランダムに選択され、磁束は電子的に充電されたループの個数が変化したときまたは前記デバイス内を流れる電流が変化したときにのみ変化する、請求項4に記載のらせん状キャパシタ-インダクタデバイス。
[請求項6]
 前記単位キャパシタの材料の充電と放電による電流の寄与と前記ループ内を流れる電流の寄与が特定の条件において共同して入力信号の位相を変化させ、デバイスの出力交流信号の位相を前記一方の端と前記他方の端の間に印加される入力信号から正または負の方向に180°ずらす、請求項1から5のいずれかに記載のらせん状キャパシタ-インダクタデバイス。
[請求項7]
 前記単位キャパシタの前記材料はチューブリンのαβヘテロ二量体を含む微小管であり、前記微小管の各端に前記らせん状キャパシタ-インダクタデバイスへの信号の入力及び出力のための電極が形成されている、請求項2に記載のらせん状キャパシタ-インダクタデバイス。

図面

[ 図 1]

[ 図 2]

[ 図 3]

[ 図 4]

[ 図 5]

[ 図 6]

[ 図 7]

[ 図 8]

[ 図 9]

[ 図 10]

[ 図 11]

[ 図 12]

[ 図 13]

[ 図 14]

[ 図 15]