国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011132285) 半導体装置およびその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/132285 国際出願番号: PCT/JP2010/057141
国際公開日: 27.10.2011 国際出願日: 22.04.2010
IPC:
H01L 21/338 (2006.01) ,H01L 29/778 (2006.01) ,H01L 29/812 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
338
ショットキーゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
778
二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
80
PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812
ショットキーゲートを有するもの
出願人:
三菱電機株式会社 MITSUBISHI ELECTRIC CORPORATION [JP/JP]; 東京都千代田区丸の内二丁目7番3号 7-3, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1008310, JP (AllExceptUS)
大石 敏之 OISHI, Toshiyuki; JP (UsOnly)
大塚 浩志 OTSUKA, Hiroshi; JP (UsOnly)
山中 宏治 YAMANAKA, Koji; JP (UsOnly)
井上 晃 INOUE, Akira; JP (UsOnly)
発明者:
大石 敏之 OISHI, Toshiyuki; JP
大塚 浩志 OTSUKA, Hiroshi; JP
山中 宏治 YAMANAKA, Koji; JP
井上 晃 INOUE, Akira; JP
代理人:
曾我 道治 SOGA, Michiharu; 東京都千代田区丸の内三丁目1番1号 国際ビルディング 8階 曾我特許事務所 S. Soga & Co., 8th Floor, Kokusai Building, 1-1, Marunouchi 3-chome, Chiyoda-ku, Tokyo 1000005, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約:
(EN) Disclosed is a semiconductor device which is provided with: a GaN channel layer, which is provided on a substrate and has electrons transit therein; a barrier layer, which is provided on the GaN channel layer, and includes N and at least In, Al or Ga; a gate electrode, which is provided on the barrier layer; and the source electrode and the drain electrode, which are provided on the substrate with the gate electrode between the source electrode and the drain electrode. In the portion between the gate electrode and the drain electrode on the barrier layer, polarization of the barrier layer on the gate electrode side is weaker than that on the drain electrode side. Thus, Rd and Cgd can be reduced at the same time, and PAE is improved.
(FR) L'invention concerne un dispositif semi-conducteur qui comporte : une couche de canal en GaN formée sur un substrat et qui renferme un transit d'électrons; une couche barrière disposée sur la couche de canal en GaN et qui comprend N et l'un au moins de In, Al et Ga; une électrode de grille formée sur la couche barrière; et une électrode de source et une électrode de grain qui sont disposées sur le substrat, avec l'électrode de grille entre l'électrode de source et l'électrode de drain. Dans la partie entre l'électrode de grille et l'électrode de drain sur la couche barrière, la polarisation de la couche barrière sur le côté de l'électrode de grille est plus faible que sur le côté de l'électrode de drain. Ainsi, les valeurs de Rd et Cgd peuvent être réduites en même temps, et la valeur de PAE est améliorée.
(JA)  本発明は、基板上に設けられ、電子が走行するGaNチャネル層と、前記GaNチャネル層上に設けられた、In、Al、Gaのいずれか一つ以上とNとを含むバリア層と、前記バリア層上に設けられたゲート電極と、前記ゲート電極を挟んで、前記基板上に設けられた、ソース電極及びドレイン電極とを備えた半導体装置であって、前記バリア層の前記ゲート電極と前記ドレイン電極との間の部分において、前記ゲート電極側のバリア層の分極の大きさが、前記ドレイン電極側より弱いことを特徴とする半導体装置である。これにより、RdとCgdとを同時に低減でき、PAEの向上を図ることができる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
EP2562799US20130020584JPWO2011132285