国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011132225) ピンカードおよびそれを用いた試験装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/132225 国際出願番号: PCT/JP2010/002900
国際公開日: 27.10.2011 国際出願日: 22.04.2010
IPC:
G01R 31/28 (2006.01) ,H01L 21/66 (2006.01)
G 物理学
01
測定;試験
R
電気的変量の測定;磁気的変量の測定
31
電気的性質を試験するための装置;電気的故障の位置を示すための装置;試験対象に特徴のある電気的試験用の装置で,他に分類されないもの
28
電子回路の試験,例.シグナルトレーサーによるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
66
製造または処理中の試験または測定
出願人:
株式会社アドバンテスト ADVANTEST CORPORATION [JP/JP]; 東京都練馬区旭町1丁目32番1号 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071, JP (AllExceptUS)
川原貴夫 KAWAHARA, Takao [JP/JP]; JP (UsOnly)
中村隆之 NAKAMURA, Takayuki [JP/JP]; JP (UsOnly)
発明者:
川原貴夫 KAWAHARA, Takao; JP
中村隆之 NAKAMURA, Takayuki; JP
代理人:
森下賢樹 MORISHITA, Sakaki; 東京都渋谷区恵比寿西2-11-12 2-11-12, Ebisu-Nishi, Shibuya-ku, Tokyo 1500021, JP
優先権情報:
発明の名称: (EN) PIN CARD AND TEST DEVICE USING SAME
(FR) CARTE À BROCHES ET DISPOSITIF DE TEST L'UTILISANT
(JA) ピンカードおよびそれを用いた試験装置
要約:
(EN) A DUT (1) is connected to an I/O terminal (Pio). An AC test unit (30) performs an AC test on the DUT (1). A DC test unit (40) performs a DC test on the DUT (1). A first terminal (P1) of an optical semiconductor switch (10) is connected to the AC test unit (30), and a second terminal (P2) is connected to the I/O terminal (Pio). The optical semiconductor switch (10) is configured to enable switching between conductive and cut-off states between the first terminal (P1) and the second terminal (P2) according to a control signal input to control terminals (P3, P4). A first impedance circuit (20) is disposed on the control signal path of the positive electrode control terminal (P3), and a second impedance circuit (22) is disposed on the control signal path of the negative electrode terminal (P4).
(FR) Un dispositif à l'essai (1) est connecté à un terminal E/S (Pio). Une unité de test CA (30) effectue un test CA sur le dispositif à l'essai (1). Une unité de test CC (40) effectue un test CC sur le dispositif à l'essai (1). Une première borne (P1) d'un interrupteur semi-conducteur optique (10) est connectée à l'unité de test CA (30), et une deuxième borne (P2) est connectée au terminal E/S (Pio). L'interrupteur optique semi-conducteur (10) est configuré de façon à permettre la commutation entre un état conducteur et un état de coupure entre la première borne (P1) et la deuxième borne (P2) en fonction d'une entrée de signal de commande aux bornes de commande (P3, P4). Un premier circuit d'impédance (20) est placé sur le chemin du signal de commande de la borne de commande positive (P3) et un deuxième circuit d'impédance (22) est placé sur le chemin du signal de commande de la borne négative (P4).
(JA)  I/O端子Pioには、DUT1が接続される。交流試験ユニット30はDUT1の交流試験を行う。直流試験ユニット40はDUT1の直流試験を行う。光半導体スイッチ10の第1端子P1は交流試験ユニット30と接続され、第2端子P2はI/O端子Pioと接続される。光半導体スイッチ10は、制御端子P3、P4に入力される制御信号に応じて、第1端子P1と第2端子P2の間の導通、遮断状態が切りかえ可能に構成される。第1インピーダンス回路20は、正極制御端子P3に対する制御信号の信号経路に設けられ、第2インピーダンス回路22は、負極制御端子P4に対する制御信号の信号経路に設けられる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20120019272CN102918407JPWO2011132225KR1020130018898