国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011129234) 半導体装置及びその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/129234 国際出願番号: PCT/JP2011/058676
国際公開日: 20.10.2011 国際出願日: 06.04.2011
IPC:
H01L 27/146 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/336 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
14
赤外線,可視光,短波長の電磁波または粒子線輻射に感応する半導体構成部品で,これらの輻射線エネルギーを電気的エネルギーに変換するかこれらの輻射線によって電気的エネルギーを制御するかのどちらかに特に適用されるもの
144
輻射線によって制御される装置
146
固体撮像装置構造
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府大阪市阿倍野区長池町22番22号 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP (AllExceptUS)
伊藤 剛志 ITOH Tsuyoshi; null (UsOnly)
中辻 広志 NAKATSUJI Hiroshi; null (UsOnly)
藤原 正弘 FUJIWARA Masahiro; null (UsOnly)
発明者:
伊藤 剛志 ITOH Tsuyoshi; null
中辻 広志 NAKATSUJI Hiroshi; null
藤原 正弘 FUJIWARA Masahiro; null
代理人:
川上 桂子 KAWAKAMI Keiko; 大阪府大阪市北区堂島浜1丁目4番16号 アクア堂島西館 インテリクス国際特許事務所 Intelix International, Aqua Dojima West, 4-16, Dojimahama 1-chome, Kita-ku, Osaka-shi, Osaka 5300004, JP
優先権情報:
2010-09531416.04.2010JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ POUR SA FABRICATION
(JA) 半導体装置及びその製造方法
要約:
(EN) Disclosed is a method for manufacturing a semiconductor device, whereby performance of a photodiode, which is formed on the same substrate with a thin film transistor, is improved without significantly deteriorating the productivity of the semiconductor device. On a glass substrate (30), a base layer (31) having a recessed section (33b) on the surface is formed, and on the base layer (31), an amorphous silicon thin film (42) is formed. A crystalline silicon thin film (43) is formed, while moving molten silicon into the recessed section (33b) by melting the silicon thin film (42). A silicon film (11) that constitutes a part of the thin film transistor (10) is formed of the silicon thin film (43) part other than the silicon thin film in a recessed section (33b), and a silicon film (21), which constitutes a part of the photodiode (20) is formed of the silicon thin film (43) positioned in the recessed section (33b).
(FR) L'invention concerne un procédé de fabrication d'un dispositif semi-conducteur grâce auquel les performances d'une photodiode formée sur le même substrat qu'un transistor à couches minces sont améliorées sans détérioration significative de la productivité du dispositif semi-conducteur. Sur un substrat en verre (30), une couche de base (31) est formée avec une section évidée (33b) à sa surface et, sur la couche de base (31), une couche mince de silicium amorphe (42) est formée. Une couche mince de silicium cristallin (43) est formée, tout en plaçant du silicium fondu dans la section évidée (33b), en réalisant la fusion de la couche mince de silicium amorphe (42). Une couche de silicium (11) constituant une partie du transistor à couches minces (10) est formée sur la partie de la couche mince de silicium (43) autre que la couche mince de silicium placée dans la section évidée (33b) et une couche de silicium (21) constituant une partie de la photodiode (20) est formée à partir de la couche mince de silicium (43) placée dans la section évidée (33b).
(JA) 半導体装置の生産性を大幅に悪化させることなく、同一基板上に薄膜トランジスタとともに形成されるフォトダイオードの性能向上を図る。ガラス基板(30)上に、表面に凹部(33b)を有する下地層(31)を形成し、該下地層(31)上に、非晶質のシリコン薄膜(42)を形成する。該シリコン薄膜(42)を溶融させることにより、前記凹部(33b)内へ溶融したシリコンを移動させつつ、結晶性のシリコン薄膜(43)を形成する。該シリコン薄膜(43)のうち、前記凹部(33b)以外の部分のシリコン薄膜(43)から、薄膜トランジスタ(10)の一部を構成するシリコン膜(11)を形成する一方、前記凹部(33b)内に位置するシリコン薄膜(43)から、フォトダイオード(20)の一部を構成するシリコン膜(21)を形成する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20130099290