国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011129037) 薄膜トランジスタ基板及びその製造方法、表示装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/129037 国際出願番号: PCT/JP2011/000103
国際公開日: 20.10.2011 国際出願日: 12.01.2011
IPC:
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01) ,H01L 21/8238 (2006.01) ,H01L 27/08 (2006.01) ,H01L 27/092 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
8232
電界効果技術
8234
MIS技術
8238
相補型電界効果トランジスタ,例.CMOS
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
08
1種類の半導体構成部品だけを含むもの
085
電界効果構成部品のみを含むもの
088
構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
092
相補型MIS電界効果トランジスタ
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府大阪市阿倍野区長池町22番22号 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP (AllExceptUS)
宮本忠芳 MIYAMOTO, Tadayoshi; null (UsOnly)
発明者:
宮本忠芳 MIYAMOTO, Tadayoshi; null
代理人:
前田弘 MAEDA, Hiroshi; 大阪府大阪市中央区本町2丁目5番7号 大阪丸紅ビル Osaka-Marubeni Bldg., 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053, JP
優先権情報:
2010-09501316.04.2010JP
発明の名称: (EN) THIN FILM TRANSISTOR SUBSTRATE, METHOD FOR PRODUCING SAME, AND DISPLAY DEVICE
(FR) SUBSTRAT À TRANSISTORS EN COUCHES MINCES, SON PROCÉDÉ DE FABRICATION, ET DISPOSITIF D'AFFICHAGE
(JA) 薄膜トランジスタ基板及びその製造方法、表示装置
要約:
(EN) Disclosed is an active matrix substrate (20a) which comprises: an insulating substrate (10a); a first thin film transistor (5a) that is formed on the insulating substrate (10a) and comprises a first oxide semiconductor layer (13a) having a first channel region (Ca); a second thin film transistor (5b) that is formed on the insulating substrate (10a) and comprises a second oxide semiconductor layer (13b) having a second channel region (Cb); and an interlayer insulating film (17) that covers the first oxide semiconductor layer (13a) and the second oxide semiconductor layer (13b). A channel protection film (25), which is formed from a material different from that of the interlayer insulating film (17), is provided between the second oxide semiconductor layer (13b) and the interlayer insulating film (17) in the second channel region (Cb) of the second oxide semiconductor layer (13b).
(FR) L'invention concerne un substrat à matrice active (20a) qui comprend : un substrat isolant (10a) ; un premier transistor en couches minces (5a) formé sur le substrat isolant (10a) et qui comprend une première couche semi-conductrice d'oxyde (13a) contenant une première région de canal (Ca) ; un deuxième transistor en couches minces (5b) formé sur le substrat isolant (10a) et qui comprend une deuxième couche semi-conductrice d'oxyde (13b) contenant une deuxième région de canal (Cb) ; et un film intercalaire isolant (17) qui recouvre la première couche semi-conductrice d'oxyde (13a) et la deuxième couche semi-conductrice d'oxyde (13b). Un film de protection de canal (25), formé à partir d'un matériau différent de celui du film intercalaire isolant (17), est disposé entre la deuxième couche semi-conductrice d'oxyde (13b) et le film intercalaire isolant (17) dans la deuxième région de canal (Cb) de la deuxième couche semi-conductrice d'oxyde (13b).
(JA)  アクティブマトリクス基板(20a)は、絶縁基板(10a)と、絶縁基板(10a)上に設けられ、第1のチャネル領域(Ca)を有する第1の酸化物半導体層(13a)を備える第1の薄膜トランジスタ(5a)と、絶縁基板(10a)上に設けられ、第2のチャネル領域(Cb)を有する第2の酸化物半導体層(13b)を備える第2の薄膜トランジスタ(5b)と、第1の酸化物半導体層(13a)及び第2の酸化物半導体層(13b)を覆う層間絶縁膜(17)とを備える。そして、第2の酸化物半導体層(13b)と層間絶縁膜(17)との間であって、第2の酸化物半導体層(13b)の第2のチャネル領域(Cb)に、層間絶縁膜(17)と異なる材料により形成されたチャネル保護膜(25)が設けられている。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20130033655