国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011128984) 動作確認試験方法、動作確認試験プログラム、及びクロック分配回路
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/128984 国際出願番号: PCT/JP2010/056623
国際公開日: 20.10.2011 国際出願日: 13.04.2010
IPC:
H04L 7/00 (2006.01)
H 電気
04
電気通信技術
L
デジタル情報の伝送,例.電信通信
7
受信機を送信機と同期させるための配置
出願人:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
紺本 明彦 KONMOTO, Akihiko [JP/JP]; JP (UsOnly)
発明者:
紺本 明彦 KONMOTO, Akihiko; JP
代理人:
伊東 忠彦 ITOH, Tadahiko; 東京都千代田区丸の内二丁目1番1号 丸の内 MY PLAZA (明治安田生命ビル) 16階 16th Floor, Marunouchi MY PLAZA (Meiji Yasuda Seimei Building), 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005, JP
優先権情報:
発明の名称: (EN) OPERATION CONFIRMATION TEST METHOD, OPERATION CONFIRMATION TEST PROGRAM, AND CLOCK DISTRIBUTION CIRCUIT
(FR) PROCÉDÉ D'ESSAI DE CONFIRMATION DE FONCTIONNEMENT, PROGRAMME D'ESSAI DE CONFIRMATION DE FONCTIONNEMENT, ET CIRCUIT DE DISTRIBUTION D'HORLOGE
(JA) 動作確認試験方法、動作確認試験プログラム、及びクロック分配回路
要約:
(EN) Provided are an operation confirmation test method, an operation confirmation test program, and a clock distribution circuit, wherein the operation confirmation test is possible in all adjustable phase ranges of a phase adjustment circuit, and the operation confirmation test can be performed easily and precisely. Disclosed is an operation confirmation test method wherein a computer performs an operation confirmation test of a phase adjustment circuit of a clock distribution circuit; the computer performing a first phase shifting step for shifting the phase of one of a first differential signal and a second differential signal with respect to the phase of the other signal; a first data acquisition step for acquiring a data signal of the differential (DFF) to which the first differential signal and the second differential signal having phases shifted in the first phasing step were input; and a first comparison step for comparing a plurality of data signal values with first expectation values of the plurality of data signals, wherein the plurality of data signal values are obtained by repeating the first phase shifting step and the first data acquisition step until the phase difference between the first differential signal and the second differential signal reaches an amount corresponding to one cycle of the first differential signal and the second differential signal.
(FR) L'invention concerne un procédé d'essai de confirmation de fonctionnement, un programme d'essai de confirmation de fonctionnement, et un circuit de distribution d'horloge, l'essai de confirmation de fonctionnement étant possible dans toutes les plages de phases ajustables d'un circuit d'ajustement de phase, et l'essai de confirmation de fonctionnement pouvant être effectué facilement et précisément. L'invention concerne un procédé d'essai de confirmation de fonctionnement, un ordinateur procédant à un essai de confirmation de fonctionnement d'un circuit d'ajustement de phase d'un circuit de distribution d'horloge; l'ordinateur procédant à une première étape de déphasage consistant à déphaser un premier signal différentiel ou un second signal différentiel par rapport à la phase de l'autre signal; une première étape d'acquisition de données consistant à acquérir un signal de données du différentiel (DFF) dans lequel le premier signal différentiel et le second signal différentiel dont les phases sont décalées dans la première étape de déphasage ont été entrés;et une première étape de comparaison consistant à comparer une pluralité de valeurs de signaux de données à de premières valeurs attendues de la pluralité de signaux de données, la pluralité de valeurs de signaux de données étant obtenue en répétant la première étape de déphasage et la première étape d'acquisition de données jusqu'à ce que la différence de phase entre le premier signal différentiel et le second signal différentiel atteignent une quantité correspondant à un cycle du premier signal différentiel et du second signal différentiel.
(JA)  位相調整回路の位相を調整可能な全範囲について動作確認試験が可能で、動作確認試験を容易かつ正確に行える動作確認試験方法、動作確認試験プログラム、及びクロック分配回路を提供することを課題とする。 クロック分配回路の位相調整回路の動作確認試験をコンピュータが行う動作確認試験方法であって、コンピュータは、第1差動信号又は第2差動信号のうちの一方の信号の位相を、他方の信号の位相に対してシフトする第1位相シフト工程と、第1位相シフト工程において位相がシフトされた第1差動信号及び第2差動信号が入力される差動DFFのデータ信号を取得する第1データ取得工程と、第1差動信号と第2差動信号との位相差が第1差動信号及び第2差動信号の1周期分に達するまで第1位相シフト工程及び第1データ取得工程を繰り返し実行することによって得る複数のデータ信号の値と、複数のデータ信号の第1期待値と比較する第1比較工程とを実行する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2011128984