国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011125940) 薄膜トランジスタおよびその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/125940 国際出願番号: PCT/JP2011/058436
国際公開日: 13.10.2011 国際出願日: 01.04.2011
IPC:
H01L 29/786 (2006.01) ,G02F 1/1368 (2006.01) ,H01L 21/336 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
出願人:
株式会社日立製作所 HITACHI, LTD. [JP/JP]; 東京都千代田区丸の内一丁目6番6号 6-6, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008280, JP (AllExceptUS)
河村 哲史 KAWAMURA Tetsufumi [JP/JP]; JP (UsOnly)
内山 博幸 UCHIYAMA Hiroyuki [JP/JP]; JP (UsOnly)
若菜 裕紀 WAKANA Hironori [JP/JP]; JP (UsOnly)
発明者:
河村 哲史 KAWAMURA Tetsufumi; JP
内山 博幸 UCHIYAMA Hiroyuki; JP
若菜 裕紀 WAKANA Hironori; JP
代理人:
ポレール特許業務法人 POLAIRE I.P.C.; 東京都中央区八丁堀二丁目7番1号 7-1, Hatchobori 2-chome, Chuo-ku, Tokyo 1040032, JP
優先権情報:
2010-08780806.04.2010JP
発明の名称: (EN) THIN-FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
(FR) TRANSISTOR À COUCHES MINCES ET SON PROCÉDÉ DE FABRICATION
(JA) 薄膜トランジスタおよびその製造方法
要約:
(EN) Disclosed is a TFT which employs an oxide semiconductor as an active layer (channel layer) and is provided with a resistance layer between the active layer and either the source electrode or drain electrode, wherein the ON current is increased while Vth is maintained in the vicinity of 0V and a small OFF current is maintained. A thin-film transistor having a gate electrode, gate insulating film, semiconductor layer, source electrode and drain electrode, wherein the semiconductor layer that connects the source electrode and the drain electrode is made of a metallic oxide. This semiconductor layer has three types of regions, namely, a first, a second and a third region. The first region is connected with the source electrode and the third region is connected with the drain electrode. The second region is connected between the first region and the third region. The relation of the resistivities of these three regions is: first region > second region > third region.
(FR) La présente invention a trait à un transistor à couches minces qui emploie un semi-conducteur d'oxyde en tant que couche active (couche de canal) et qui est équipé d'une couche de résistance entre la couche active et l'électrode de source ou l'électrode de drain, le courant à l'état passant étant augmenté tandis que la tension Vth est maintenue à proximité de 0 V et un faible courant à l'état bloqué étant maintenu. Le transistor à couches minces selon la présente invention est doté d'une électrode de grille, d'un film isolant de grille, d'une couche semi-conductrice, d'une électrode de source et d'une électrode de drain, laquelle couche semi-conductrice qui connecte l'électrode de source et l'électrode de drain est constituée d'un oxyde métallique. Cette couche semi-conductrice est dotée de trois types de zones, à savoir, une première, une deuxième et une troisième zone. La première zone est connectée à l'électrode de source et la troisième zone est connectée à l'électrode de drain. La deuxième zone est connectée entre la première zone et la troisième zone. La relation en ce qui concerne les résistivités de ces trois zones est la suivante : première zone > deuxième zone > troisième zone.
(JA) 酸化物半導体を活性層(チャネル層)に用い、活性層とソース電極またはドレイン電極の一方の間に抵抗層を設けたTFTにおいて、0 V近傍のVth、小さなオフ電流を維持したままオン電流を増加させることである。ゲート電極、ゲート絶縁膜、半導体層、ソース電極、ドレイン電極を有する薄膜トランジスタにおいて、ソース電極-ドレイン電極間を接続する半導体層が金属酸化物からなり、その半導体層が第1、第2、第3の3種類の領域を有し、第1の領域がソース電極に接続し、第3の領域がドレイン電極に接続し、第2の領域が第1の領域と第3の領域の間に接続され、3領域の抵抗率が第1の領域>第2の領域>第3の領域の関係にあることを特徴とする薄膜トランジスタである。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
US20130043469JPWO2011125940KR1020120130243