国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011125282) シリコンエピタキシャルウェーハ及びその製造方法、並びに貼り合わせSOIウェーハ及びその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/125282 国際出願番号: PCT/JP2011/001175
国際公開日: 13.10.2011 国際出願日: 01.03.2011
IPC:
H01L 21/02 (2006.01) ,H01L 21/20 (2006.01) ,H01L 21/205 (2006.01) ,H01L 27/12 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20
基板上への半導体材料の析出,例.エピタキシャル成長
205
固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
12
基板が半導体本体以外のもの,例.絶縁体本体
出願人:
信越半導体株式会社 Shin-Etsu Handotai Co.,Ltd. [JP/JP]; 東京都千代田区大手町二丁目6番2号 6-2, Ohtemachi 2-chome, Chiyoda-ku, Tokyo 1000004, JP (AllExceptUS)
加藤 正弘 KATO, Masahiro [JP/JP]; JP (UsOnly)
岡 哲史 OKA, Satoshi [JP/JP]; JP (UsOnly)
小林 徳弘 KOBAYASHI, Norihiro [JP/JP]; JP (UsOnly)
石塚 徹 ISHIZUKA, Tohru [JP/JP]; JP (UsOnly)
能登 宣彦 NOTO, Nobuhiko [JP/JP]; JP (UsOnly)
発明者:
加藤 正弘 KATO, Masahiro; JP
岡 哲史 OKA, Satoshi; JP
小林 徳弘 KOBAYASHI, Norihiro; JP
石塚 徹 ISHIZUKA, Tohru; JP
能登 宣彦 NOTO, Nobuhiko; JP
代理人:
好宮 幹夫 YOSHIMIYA, Mikio; 東京都台東区上野7丁目6番11号第一下谷ビル8F 1st Shitaya Bldg. 8F, 6-11, Ueno 7-chome, Taito-ku, Tokyo 1100005, JP
優先権情報:
2010-08538101.04.2010JP
発明の名称: (EN) SILICON EPITAXIAL WAFER AND METHOD FOR PRODUCING THE SAME, AS WELL AS BONDED SOI WAFER AND METHOD FOR PRODUCING THE SAME
(FR) TRANCHE ÉPITAXIALE DE SILICIUM ET PROCÉDÉ POUR PRODUIRE CELLE-CI, AINSI QU'UNE TRANCHE SOI FIXÉE ET PROCÉDÉ POUR PRODUIRE CELLES-CI
(JA) シリコンエピタキシャルウェーハ及びその製造方法、並びに貼り合わせSOIウェーハ及びその製造方法
要約:
(EN) Provided is a silicon epitaxial wafer obtained by gas-phase growth of an epitaxial layer on a primary surface of a silicon single-crystal substrate. The primary surface of the silicon single-crystal substrate is inclined from the (100) face toward [011] or [0-1-1] by angle θ, or toward [01-1] or [0-11] by angle φ, relative to the [100] axis. θ and φ are less than 10', and the dopant concentration of the silicon epitaxial layer is 1 × 1019/cm3 or greater. As a result, provided are an epitaxial wafer and method for producing the same with which striated irregularities at the epitaxial layer surface are suppressed, even in an epitaxial wafer wherein an epitaxial layer having a dopant concentration of 1 × 1019/cm3 or greater is formed on the primary surface of a silicon single-crystal substrate. Also provided is a bonded SOI wafer and a method for producing the same that use the silicon epitaxial wafer.
(FR) La présente invention concerne une tranche épitaxiale de silicium obtenue par croissance en phase gazeuse d'une couche épitaxiale sur une surface primaire d'un substrat monocristallin de silicium. La surface primaire du substrat monocristallin de silicium est inclinée depuis la face (100) vers [011] ou [0-1-1] d'un angle θ, ou vers [01-1] ou [0-11] d'un angle φ, par rapport à l'axe [100]. θ et φ sont inférieurs à 10°, et la concentration de dopant de la couche épitaxiale de silicium est de 1 x 1019/cm3 ou plus. En conséquence, la présente invention concerne une tranche épitaxiale et un procédé pour produire celle-ci avec lequel des irrégularités striées au niveau de la surface de couche épitaxiale sont supprimées, même dans une tranche épitaxiale où une couche épitaxiale ayant une concentration de dopant de 1 x 1019/cm3 ou plus est formée sur la surface primaire d'un substrat monocristallin de silicium. La présente invention concerne en outre une tranche SOI fixée et un procédé pour produire celle-ci qui utilise la tranche épitaxiale de silicium.
(JA)  本発明は、シリコン単結晶基板の主表面にエピタキシャル層を気相成長させたシリコンエピタキシャルウェーハであって、シリコン単結晶基板の主表面は、[100]軸に対して(100)面から[011]方向又は[0-1-1]方向に角度θだけ傾斜し、[01-1]方向又は[0-11]方向に角度φ傾斜し、θ及びφが10'未満であり、シリコンエピタキシャル層のドーパント濃度が1×1019/cm以上であることを特徴とするシリコンエピタキシャルウェーハである。これにより、シリコン単結晶基板主表面に、ドーパント濃度が1×1019/cm以上であるエピタキシャル層が形成されたエピタキシャルウェーハにおいても、エピタキシャル層表面の縞状の凹凸が抑制されたエピタキシャルウェーハ及びその製造方法、該シリコンエピタキシャルウェーハを使用した貼り合わせSOIウェーハ及びその製造方法が提供される。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
EP2555227US20120326268CN102859649KR1020130023207