国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011125230) 半導体装置、半導体装置の試験方法及び試験プログラム
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/125230 国際出願番号: PCT/JP2010/056485
国際公開日: 13.10.2011 国際出願日: 09.04.2010
IPC:
G01R 31/28 (2006.01) ,H01L 21/822 (2006.01) ,H01L 27/04 (2006.01)
G 物理学
01
測定;試験
R
電気的変量の測定;磁気的変量の測定
31
電気的性質を試験するための装置;電気的故障の位置を示すための装置;試験対象に特徴のある電気的試験用の装置で,他に分類されないもの
28
電子回路の試験,例.シグナルトレーサーによるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
70
1つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
77
1つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78
複数の別個の装置に基板を分割することによるもの
82
それぞれが複数の構成部品からなる装置,例.集積回路の製造
822
基板がシリコン技術を用いる半導体であるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
27
1つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02
整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04
基板が半導体本体であるもの
出願人:
富士通株式会社 FUJITSU LIMITED [JP/JP]; 神奈川県川崎市中原区上小田中4丁目1番1号 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588, JP (AllExceptUS)
大竹 孝司 OOTAKE, Takashi [JP/JP]; JP (UsOnly)
発明者:
大竹 孝司 OOTAKE, Takashi; JP
代理人:
伊東 忠彦 ITOH, Tadahiko; 東京都千代田区丸の内二丁目1番1号 丸の内 MY PLAZA (明治安田生命ビル) 16階 16th Floor, Marunouchi MY PLAZA (Meiji Yasuda Seimei Building), 1-1, Marunouchi 2-chome, Chiyoda-ku, Tokyo 1000005, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE, AND METHOD AND PROGRAM FOR TESTING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS, ET PROCÉDÉ ET PROGRAMME POUR TESTER UN DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置、半導体装置の試験方法及び試験プログラム
要約:
(EN) Disclosed is a semiconductor device which has: a first drive circuit which inputs first data; a first gate circuit, which passes through the first data outputted from the first drive circuit; a first storage circuit which stores the first data that passed through the first gate circuit; a logic circuit, which performs logical operation to the first data outputted from the first storage circuit, and which outputs the data as second data; a second drive circuit, to which the second data outputted from the logic circuit is inputted; a second gate circuit, which passes through the second data outputted from the second drive circuit; a second storage circuit, which stores the second data passed through the second gate circuit; and a power supply circuit, which supplies a first voltage as a power supply voltage of the first and the second gate circuits, the first and the second storage circuits, and the logical circuit, and which supplies a second voltage higher than the first voltage as a power supply voltage of the first and the second drive circuits.
(FR) L'invention porte sur un dispositif à semi-conducteurs qui possède : un premier circuit d'attaque, qui introduit des premières données; un premier circuit de porte, à travers lequel passent les premières données envoyées en sortie à partir du premier circuit d'attaque; un premier circuit de stockage, qui stocke les premières données qui sont passées par le premier circuit de porte; un circuit logique, qui applique une opération logique aux premières données envoyées en sortie du premier circuit de stockage, et qui envoie en sortie les données en tant que secondes données; un second circuit d'attaque, dans lequel sont introduites les secondes données sorties du circuit logique; un second circuit de porte, à travers lequel passent les secondes données envoyées en sortie du second circuit d'attaque; un second circuit de stockage, qui stocke les secondes données qui sont passées par le second circuit de porte; et un circuit d'alimentation, qui fournit une première tension en tant que tension d'alimentation du premier et du second circuit de porte, du premier et du second circuit de stockage et du circuit logique, et qui fournit une seconde tension, supérieure à la première tension, en tant que tension d'alimentation du premier et du second circuit d'attaque.
(JA)  半導体装置は、第1のデータを入力する第1の駆動回路、第1の駆動回路が出力する第1のデータを通過させる第1のゲート回路、第1のゲート回路を通過した第1のデータを保持する第1の保持回路、第1の保持回路が出力する第1のデータに対して論理動作を行ない、第2のデータとして出力する論理回路、論理回路が出力する第2のデータが入力される第2の駆動回路、第2の駆動回路が出力する第2のデータを通過させる第2のゲート回路、第2のゲート回路を通過した第2のデータを保持する第2の保持回路、第1及び第2のゲート回路、第1及び第2の保持回路、論理回路の電源電圧として第1の電圧を供給するとともに、第1及び第2の駆動回路の電源電圧として第1の電圧より高い第2の電圧を供給する電源回路を有する。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
EP2557427JPWO2011125230