国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011122176) 半導体装置の製造方法、表示装置およびその製造方法
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/122176 国際出願番号: PCT/JP2011/053819
国際公開日: 06.10.2011 国際出願日: 22.02.2011
IPC:
H01L 21/336 (2006.01) ,G02F 1/1368 (2006.01) ,G09F 9/30 (2006.01) ,H01L 29/786 (2006.01)
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
21
半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02
半導体装置またはその部品の製造または処理
04
少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18
不純物,例.ドーピング材料,を含むまたは含まない周期律表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334
ユニポーラ型の装置の製造のための多段階工程
335
電界効果トランジスタ
336
絶縁ゲートを有するもの
G 物理学
02
光学
F
光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1
独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01
強度,位相,偏光または色の制御のためのもの
13
液晶に基づいたもの,例.単一の液晶表示セル
133
構造配置;液晶セルの作動;回路配置
136
半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362
アクティブマトリックスセル
1368
スイッチング素子が三端子の素子であるもの
G 物理学
09
教育;暗号方法;表示;広告;シール
F
表示;広告;サイン;ラベルまたはネームプレート;シール
9
情報が個別素子の選択または組合わせによって支持体上に形成される可変情報用の指示装置
30
必要な文字が個々の要素を組み合わせることによって形成されるもの
H 電気
01
基本的電気素子
L
半導体装置,他に属さない電気的固体装置
29
整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部(31/00~47/00,51/05が優先;半導体本体または電極以外の細部23/00;1つの共通基板内または上に形成された複数の固体構成部品からなる装置27/00
66
半導体装置の型
68
整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76
ユニポーラ装置
772
電界効果トランジスタ
78
絶縁ゲートによって生じる電界効果を有するもの
786
薄膜トランジスタ
出願人:
シャープ株式会社 SHARP KABUSHIKI KAISHA [JP/JP]; 大阪府大阪市阿倍野区長池町22番22号 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522, JP (AllExceptUS)
宮崎 篤 MIYAZAKI, Atsushi; null (UsOnly)
発明者:
宮崎 篤 MIYAZAKI, Atsushi; null
代理人:
島田 明宏 SHIMADA, Akihiro; 奈良県橿原市八木町1丁目10番3号 萬盛庵ビル 島田特許事務所 Shimada Patent Firm, Manseian Building, 1-10-3, Yagi-cho, Kashihara-shi, Nara 6340078, JP
優先権情報:
2010-07402229.03.2010JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, DISPLAY DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À SEMI-CONDUCTEUR, DISPOSITIF D'AFFICHAGE ET PROCÉDÉ DE FABRICATION DE CE DERNIER
(JA) 半導体装置の製造方法、表示装置およびその製造方法
要約:
(EN) There are dangling bonds (33) of silicon atoms (31) on the surface of a silicon nitride film, which is formed as a gate insulating film on a glass substrate, before the formation of a microcrystalline silicon film that constitutes a channel layer. The surface of the silicon nitride film is subjected to an ammonia plasma treatment, and as a result, the dangling bonds (33) on the surface of the silicon nitride film are terminated by ions such as NH2 ions (35) or radicals such as NH radicals contained in the plasma. Consequently, even if a microcrystalline silicon film is formed after the ammonia plasma treatment, the number of dangling bonds due to mismatch of crystallinity between the gate insulating film and the channel layer is increased very little and the off current flowing through a TFT can be reduced.
(FR) Selon la présente invention, des liaisons pendantes (33) d'atomes de silicium (31) sont présentes sur la surface d'un film de nitrure de silicium, qui est formé en tant que film isolant de grille sur un substrat en verre, avant la formation d'un film de silicium microcristallin qui constitue une couche de canal. La surface du film de nitrure de silicium est soumise à un traitement par plasma d'ammoniac et, par conséquent, les liaisons pendantes (33) sur la surface du film de nitrure de silicium sont terminées par des ions, tels que des ions NH2 (35), ou par des radicaux, tels que des radicaux NH contenus dans le plasma. Par conséquent, même si un film de silicium microcristallin est formé après le traitement par plasma d'ammoniac, le nombre de liaisons pendantes dû au manque de correspondance de la cristallinité entre le film isolant de grille et la couche de canal est très peu accru, et le courant à l'état bloqué circulant à travers un transistor à couches minces peut être réduit.
(JA)  ガラス基板上にゲート絶縁膜となる窒化シリコン膜を成膜した後であって、チャネル層となる微結晶シリコン膜を成膜する前の窒化シリコン膜の表面には、シリコン原子(31)の未結合手(33)が存在する。そこで、窒化シリコン膜の表面にアンモニアプラズマ処理を施す。その結果、窒化シリコン膜の表面の未結合手(33)は、プラズマ中に含まれるNH2イオン(35)などのイオンまたはNHラジカルなどのラジカルによって終端される。これにより、その後に微結晶シリコン膜を成膜しても、ゲート絶縁膜とチャネル層との結晶性の不整合に起因する未結合手の数はほとんど増加せず、TFTに流れるオフ電流を低減することができる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)