国際・国内特許データベース検索
このアプリケーションの一部のコンテンツは現時点では利用できません。
このような状況が続く場合は、にお問い合わせくださいフィードバック & お問い合わせ
1. (WO2011121709) 半導体装置
国際事務局に記録されている最新の書誌情報

国際公開番号: WO/2011/121709 国際出願番号: PCT/JP2010/055602
国際公開日: 06.10.2011 国際出願日: 29.03.2010
IPC:
G06F 9/38 (2006.01)
G 物理学
06
計算;計数
F
電気的デジタルデータ処理
9
プログラム制御のための装置,例.制御装置
06
プログラム記憶方式を用いるもの,すなわちプログラムを受取りそして保持するために処理装置の内部記憶装置を用いるもの
30
機械語命令を実行するための装置,例.命令デコーダ
38
命令の同時実行,例.パイプライン,ルック・アヘッド
出願人:
株式会社東芝 Kabushiki Kaisha Toshiba [JP/JP]; 東京都港区芝浦一丁目1番1号 1-1, Shibaura 1-chome, Minato-ku, Tokyo 1058001, JP (AllExceptUS)
山田 裕 YAMADA, Yutaka [JP/JP]; JP (UsOnly)
吉川 宜史 YOSHIKAWA, Takashi [JP/JP]; JP (UsOnly)
浅野 滋博 ASANO, Shigehiro [JP/JP]; JP (UsOnly)
発明者:
山田 裕 YAMADA, Yutaka; JP
吉川 宜史 YOSHIKAWA, Takashi; JP
浅野 滋博 ASANO, Shigehiro; JP
代理人:
酒井 宏明 SAKAI, Hiroaki; 東京都千代田区霞が関三丁目2番5号 霞が関ビルディング 酒井国際特許事務所 Sakai International Patent Office, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020, JP
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約:
(EN) Disclosed is a semiconductor device (1) comprising an arithmetic unit (200) which performs multiple arithmetic operations including at least one operation and a control unit (100) which controls the arithmetic unit (200), wherein the arithmetic unit (200) performs an arithmetic operation instructed by the control unit (100), and the control unit (100) determines whether or not predetermined requirements for determination initiation are fulfilled for an arithmetic operation performed by the arithmetic unit (200), and determines an arithmetic operation to be performed subsequent to the arithmetic operation performed by the arithmetic unit (200) and instructs the determined arithmetic operation to the arithmetic unit (200) when the requirements are fulfilled. The semiconductor device (1) enables operations including a bifurcation operation to be performed more efficiently.
(FR) L'invention porte sur un dispositif à semi-conducteurs (1) comprenant une unité arithmétique (200) qui réalise de multiples opérations arithmétiques comprenant au moins une opération et une unité de commande (100) qui commande l'unité arithmétique (200), l'unité arithmétique (200) réalisant une opération arithmétique ordonnée par l'unité de commande (100), et l'unité de commande (100) déterminant si des exigences prédéterminées pour le début de la détermination sont ou non satisfaites pour une opération arithmétique réalisée par l'unité arithmétique (200), et déterminant une opération arithmétique à réaliser suite à l'opération arithmétique réalisée par l'unité arithmétique (200) et donnant l'ordre, à l'unité arithmétique (200), de réaliser l'opération arithmétique déterminée lorsque les exigences sont satisfaites. Le dispositif à semi-conducteurs (1) permet aux opérations comprenant une opération de bifurcation d'être réalisées de manière plus efficace.
(JA)  1以上の演算を含む複数の演算処理を実行する演算装置200と、演算装置200を制御する制御装置100とを備える半導体装置1であって、演算装置200は、制御装置100から指示された演算処理を実行し、制御装置100は、演算装置200が実行している演算処理に対して予め定められた決定開始条件が満たされたか否かを判定し、満たされた場合に、演算装置200が実行している演算処理の次に実行する演算処理を決定して演算装置200に指示する。これにより、分岐処理を含む処理をより効率的に実行することができる。
front page image
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG)
国際公開言語: 日本語 (JA)
国際出願言語: 日本語 (JA)
また、:
JPWO2011121709