WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011118572) 半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/118572    国際出願番号:    PCT/JP2011/056817
国際公開日: 29.09.2011 国際出願日: 22.03.2011
IPC:
H05K 3/46 (2006.01), H01L 23/12 (2006.01), H01L 25/065 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01)
出願人: NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (米国を除く全ての指定国).
YAMAMICHI Shintaro [JP/JP]; (JP) (米国のみ).
KIKUCHI Katsumi [JP/JP]; (JP) (米国のみ).
NAKASHIMA Yoshiki [JP/JP]; (JP) (米国のみ).
MORI Kentaro [JP/JP]; (JP) (米国のみ)
発明者: YAMAMICHI Shintaro; (JP).
KIKUCHI Katsumi; (JP).
NAKASHIMA Yoshiki; (JP).
MORI Kentaro; (JP)
代理人: TANAI Sumio; 1-9-2, Marunouchi, Chiyoda-ku, Tokyo 1006620 (JP)
優先権情報:
2010-066631 23.03.2010 JP
発明の名称: (EN) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ POUR FABRIQUER UN DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体装置の製造方法
要約: front page image
(EN)Disclosed is a method for manufacturing a semiconductor device wherein a semiconductor element is incorporated in a multilayer wiring structure composed of a plurality of wiring layers and a plurality of insulating layers. The semiconductor element is mounted on a silicon supporting body, which is formed by reducing the thickness to a desired thickness and forming a plurality of through vias that penetrate in the thickness direction, the insulating layers are formed so as to incorporate the semiconductor element, the wiring layers are formed on both the sides of the silicon supporting body, and the wiring layers are connected with the semiconductor element, thereby suppressing warping generated close to the semiconductor element when the semiconductor device is being manufactured, and improving the warping profile of the whole semiconductor device. Furthermore, the semiconductor element is prevented from being wasted, yield is improved, and the thin and high-density semiconductor device is manufactured.
(FR)La présente invention concerne un procédé pour fabriquer un dispositif à semi-conducteur. Dans ledit procédé, un élément à semi-conducteur est incorporé dans une structure de câblage multicouche composée d'une pluralité de couches de câblage et d'une pluralité de couches isolantes. L'élément à semi-conducteur est monté sur un corps de support de silicium, qui est formé en réduisant l'épaisseur à une épaisseur souhaitée et en formant une pluralité de trous débouchants d'interconnexion qui pénètrent dans la direction d'épaisseur, les couches isolantes sont formées afin d'incorporer l'élément à semi-conducteur, les couches de câblage sont formées sur les deux côtés du corps de support de silicium, et les couches de câblage sont connectées à l'élément à semi-conducteur, supprimant ainsi un gondolage entraîné près de l'élément à semi-conducteur lorsque le dispositif à semi-conducteur est fabriqué, et optimisant le profil de gondolage du dispositif à semi-conducteur entier. En outre, l'élément à semi-conducteur est empêché être gaspillé, le rendement est optimisé, et le dispositif à semi-conducteur mince et à haute densité est fabriqué.
(JA) 複数の配線層と絶縁層からなる多層配線構造に半導体素子を内蔵してなる半導体装置の製造方法において、所望の薄化するとともに、厚さ方向に貫通する複数の貫通ビアを形成してなるシリコン支持体の上に半導体素子を搭載し、その半導体素子を内蔵するように絶縁層を形成し、シリコン支持体の両面側に複数の配線層を形成して半導体素子と接続する。これにより、製造時に半導体素子近傍に発生する反りを抑制し、半導体装置全体の反りプロファイルを改善する。また、半導体素子が無駄になるのを防ぎ、歩留まりを改善し、薄型で高密度実装の半導体装置を製造することができる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)