WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011118119) 半導体集積回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/118119    国際出願番号:    PCT/JP2011/000773
国際公開日: 29.09.2011 国際出願日: 10.02.2011
IPC:
H01L 21/822 (2006.01), G11C 11/4074 (2006.01), H01L 21/8242 (2006.01), H01L 27/04 (2006.01), H01L 27/10 (2006.01), H01L 27/108 (2006.01), H02M 3/00 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
NAKAMURA, Toshihiro; (米国のみ).
YAMASAKI, Yuji; (米国のみ)
発明者: NAKAMURA, Toshihiro; .
YAMASAKI, Yuji;
代理人: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
優先権情報:
2010-072332 26.03.2010 JP
発明の名称: (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ SEMI-CONDUCTEUR
(JA) 半導体集積回路
要約: front page image
(EN)Disclosed is memory having an internal power supply circuit mounted therein wherein at the time of supplying power to the memory by generating an internal power supply on the basis of an external power supply, power is stably supplied from the internal power supply, while reducing the circuit area and suppressing an increase of power consumption. In the memory, when the external power supply (102) is within a first voltage range, the internal power supply (103) is generated using only an internal step-down power supply block (101), and when the external power supply (102) is within a second voltage range, which is lower than the first voltage range, the internal power supply (103) is generated using an internal step-up power supply block (112) in addition to the internal step-down power supply block (101).
(FR)L'invention concerne une mémoire dans laquelle est monté un circuit d'alimentation électrique interne tel qu'au moment d'alimenter la mémoire en énergie en générant une alimentation électrique interne sur la base d'une alimentation électrique externe, l'énergie est alimentée de manière stable depuis l'alimentation électrique interne, tout en réduisant l'aire du circuit et en supprimant une augmentation de la consommation énergétique. Dans la mémoire, lorsque l'alimentation électrique externe (102) se trouve dans une première plage de tension, l'alimentation électrique interne (103) est générée en n'utilisant qu'un bloc d'alimentation abaisseur de tension interne (101), et lorsque l'alimentation électrique externe (102) se trouve dans une seconde plage de tension, qui est inférieure à la première plage de tension, l'alimentation électrique interne (103) est générée en utilisant un bloc d'alimentation électrique élévateur interne (112) en plus du bloc d'alimentation électrique abaisseur interne (101).
(JA) 内部電源回路を搭載したメモリにおいて、外部電源をもとに内部電源を生成してメモリへ供給する際に、回路面積を削減し、消費電力の増大を抑制しつつ、内部電源の安定した供給を実現するために、外部電源(102)が第1の電圧範囲では、内部降圧電源ブロック(101)のみを使用して内部電源(103)を生成し、外部電源(102)が前記第1の電圧範囲より低い第2の電圧範囲では、内部降圧電源ブロック(101)に加えて内部昇圧電源ブロック(112)を使用して内部電源(103)を生成する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)