WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011115038) 半導体装置、検知方法及びプログラム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/115038    国際出願番号:    PCT/JP2011/055900
国際公開日: 22.09.2011 国際出願日: 14.03.2011
IPC:
G01R 31/28 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
出願人: Kyushu Institute of Technology [JP/JP]; 1-1, Sensui-cho, Tobata-ku, Kitakyushu-shi, Fukuoka 8048550 (JP) (米国を除く全ての指定国).
NATIONAL UNIVERSITY CORPORATION NARA INSTITUTE OF SCIENCE AND TECHNOLOGY [JP/JP]; 8916-5, Takayama-cho, Ikoma-shi, Nara 6300192 (JP) (米国を除く全ての指定国).
Tokyo Metropolitan University [JP/JP]; 2-8-1, Nishi-Shinjuku, Shinjuku-ku, Tokyo 1638001 (JP) (米国を除く全ての指定国).
SATO Yasuo [JP/JP]; (JP) (米国のみ).
KAJIHARA Seiji [JP/JP]; (JP) (米国のみ).
INOUE Michiko [JP/JP]; (JP) (米国のみ).
YONEDA Tomokazu [JP/JP]; (JP) (米国のみ).
YI Hyunbean [KR/JP]; (JP) (米国のみ).
MIURA Yukiya [JP/JP]; (JP) (米国のみ)
発明者: SATO Yasuo; (JP).
KAJIHARA Seiji; (JP).
INOUE Michiko; (JP).
YONEDA Tomokazu; (JP).
YI Hyunbean; (JP).
MIURA Yukiya; (JP)
代理人: HADATE Koji; INSTITUTE OF SYSTEM LSI DESIGN INDUSTRY, FUKUOKA, 8-33, Momochihama 3-choume, Sawara-ku, Fukuoka-shi, Fukuoka 8140001 (JP)
優先権情報:
2010-057310 15.03.2010 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE, DETECTION METHOD, AND PROGRAM
(FR) DISPOSITIF À SEMI-CONDUCTEUR, PROCÉDÉ DE DÉTECTION ET PROGRAMME
(JA) 半導体装置、検知方法及びプログラム
要約: front page image
(EN)Disclosed is a semiconductor device and the like that can determine the performance of a semiconductor integrated circuit with a higher precision even when the testing environment fluctuates. The semiconductor device can detect degradation arising in the semiconductor integrated circuit, and is provided with: a measurement means that measures temperature and voltage; a determination means that distinguishes whether or not the contents of a test are executed within an allowable test timing in a circuit unit undergoing detection at each test operation frequency, and determines the maximum executed test operation frequency; and a calculation means that converts the maximum test operation frequency to a maximum test operation frequency at a baseline temperature and a baseline voltage, and calculates the amount of degradation, which represents the state of degradation. The semiconductor integrated circuit has a monitoring block circuit that monitors the values that are for the measurement means to measure the value of the temperature and voltage. The measurement means has an estimation means that estimates the value of the temperature and voltage of the circuit unit undergoing detection from the value monitored by the monitoring block circuit. The calculation means uses the value of the temperature and voltage that the estimation means estimated.
(FR)L'invention concerne un dispositif à semi-conducteur ou similaire permettant de déterminer les performances d'un circuit intégré à semi-conducteur avec une précision plus élevée, même lorsque l'environnement de test fluctue. Le dispositif à semi-conducteur permet de détecter une dégradation apparaissant dans le circuit intégré à semi-conducteur et est muni : d'un moyen de mesure qui mesure une température et une tension; d'un moyen de détermination qui distingue si oui ou non les contenus d'un test sont exécutés en moins d'un temps de test admissible dans une unité à circuit subissant une détection à chaque fréquence de fonctionnement du test, et détermine la fréquence maximale des opérations de test exécutées; et d'un moyen de calcul qui convertit la fréquence maximale des opérations de test en une fréquence maximale des opérations de test maximale à une température de référence et à une tension de référence, et calcule le degré de dégradation qui représente l'état de la dégradation. Le circuit intégré à semi-conducteur comporte un circuit formant bloc de surveillance qui surveille les valeurs destinées au moyen de mesure afin de mesurer la valeur de la température et de la tension. Le moyen de mesure comporte un moyen d'estimation qui estime la valeur de la température et de la tension de l'unité à circuit subissant une détection à partir de la valeur surveillée par le circuit formant bloc de surveillance. Le moyen de calcul utilise les valeurs de la température et de la tension que le moyen d'estimation a estimé.
(JA) テスト環境が変動する場合にも、より高精度に、半導体集積回路の動作性能を判断可能な半導体装置等を提供する。 半導体集積回路に生じる劣化を検知することが可能な半導体装置であって、温度及び電圧を測定する測定手段と、各テスト動作周波数において検知対象回路部に対してテスト内容が許容テストタイミング内に実行されるか否かを判別し、実行される最大のテスト動作周波数を決定する決定手段と、最大テスト動作周波数を基準温度及び基準電圧における最大テスト動作周波数に換算して劣化の状態を表す劣化量も算出する算出手段とを備え、半導体集積回路は、測定手段が温度及び電圧の値を測定するための値をモニタするモニタブロック回路を有し、測定手段は、モニタブロック回路がモニタした値から検知対象回路部の温度及び電圧の値を推定する推定手段を有し、算出手段は、推定手段が推定した温度及び電圧の値を用いる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)