WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011114416) 半導体集積回路の電源電圧決定方法及び半導体集積回路の電源電圧制御システム
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/114416    国際出願番号:    PCT/JP2010/054302
国際公開日: 22.09.2011 国際出願日: 15.03.2010
IPC:
H01L 21/82 (2006.01), G05F 1/10 (2006.01), H01L 21/822 (2006.01), H01L 27/04 (2006.01)
出願人: KEIREX TECHNOLOGY INC. [JP/JP]; 1-1-26, Irifune, Cyuo-ku, Tokyo 1040042 (JP) (米国を除く全ての指定国).
FUDANUKI Nobuo [JP/JP]; (JP) (米国のみ).
HIRAI Yoshiyuki [JP/JP]; (JP) (米国のみ).
FUJITA Yoko [JP/JP]; (JP) (米国のみ)
発明者: FUDANUKI Nobuo; (JP).
HIRAI Yoshiyuki; (JP).
FUJITA Yoko; (JP)
代理人: Takahashi, Hayashi and Partner Patent Attorneys, Inc.; Sonpo Japan Kamata Building 9F, 5-24-2 Kamata, Ota-ku, Tokyo 1440052 (JP)
優先権情報:
発明の名称: (EN) POWER SUPPLY VOLTAGE DETERMINATION METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT AND POWER SUPPLY VOLTAGE CONTROL SYSTEM FOR SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) PROCÉDÉ DE DÉTERMINATION DE LA TENSION D'ALIMENTATION D'UN CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR ET SYSTÈME DE RÉGULATION DE LA TENSION D'ALIMENTATION D'UN CIRCUIT INTÉGRÉ À SEMI-CONDUCTEUR
(JA) 半導体集積回路の電源電圧決定方法及び半導体集積回路の電源電圧制御システム
要約: front page image
(EN)Provided are a power supply voltage determination method for a semiconductor integrated circuit and a power supply voltage control system for the semiconductor integrated circuit. In the power supply voltage determination method for a semiconductor integrated circuit, a power supply voltage of the integrated circuit is determined as follows: using a plurality of cell libraries constituting the semiconductor integrated circuit and process variation information, the characteristic variation of each cell included in the cell libraries is statistically analyzed; the sensitivities and mutual dependency of a plurality of parameters causing the characteristic variation of the delay time of the each cell are calculated; a characteristic monitoring circuit is mounted and a database is created in which the delay times of the all signal transmission paths in the semiconductor integrated circuit are stored; a map is created that indicates a relationship between the plurality of parameters causing the characteristic variation and the optimum power supply voltage of the semiconductor integrated circuit; using the inverse function of the response surface of a cell constituting a plurality of delay circuits, the plurality of parameters causing the characteristic variation are estimated from the output of the characteristic monitoring circuit; and the power supply voltage of the semiconductor integrated circuit is determined using the map and the estimated plurality of parameters causing the characteristic variation.
(FR)La présente invention se rapporte à un procédé de détermination de la tension d'alimentation d'un circuit intégré à semi-conducteur. Elle se rapporte également à un système de régulation de la tension d'alimentation d'un circuit intégré à semi-conducteur. Dans le procédé de détermination de tension d'alimentation d'un circuit intégré à semi-conducteur selon l'invention, une tension d'alimentation du circuit intégré est déterminée de la manière suivante : sur la base d'une pluralité de bibliothèques de cellules constituant le circuit intégré à semi-conducteur et d'informations d'écart de traitement, l'écart caractéristique de chaque cellule incluse dans les bibliothèques de cellules est analysé d'un point de vue statistique ; les sensibilités et la dépendance mutuelle d'une pluralité de paramètres qui provoquent l'écart caractéristique du temps de retard de chacune des cellules sont calculées ; un circuit de surveillance de caractéristique est monté et une base de données est créée, les temps de retard de tous les trajets de transmission de signaux dans le circuit intégré à semi-conducteur étant stockés dans la base de données ; une carte est créée qui indique une relation entre la pluralité de paramètres qui provoquent l'écart caractéristique et la tension d'alimentation optimale du circuit intégré à semi-conducteur ; au moyen de la fonction inverse de la surface de réponse d'une cellule constituant une pluralité de circuits à retard, la pluralité de paramètres qui provoquent l'écart caractéristique est estimée sur la base du signal de sortie du circuit de surveillance de caractéristique ; et la tension d'alimentation du circuit intégré à semi-conducteur est déterminée au moyen de la carte et de la pluralité estimée de paramètres qui provoquent l'écart caractéristique.
(JA)半導体集積回路の電源電圧決定方法及び半導体集積回路の電源電圧制御システムを提供する。半導体集積回路の電源電圧決定方法は、半導体集積回路を構成する複数のセルのセルライブラリ、プロセスばらつき情報を用いて、セルライブラリに含まれる各セルの特性変動を統計的に解析し、各セルの遅延時間を特性変動要因となる複数のパラメータの感度および相互間の依存性を算出し、特性モニタ回路を搭載し、半導体集積回路内の全信号伝達経路の遅延時間を、格納したデータベースを作成し、特性変動要因となる複数のパラメータと半導体集積回路の最適電源電圧との関係を示すマップを作成し、複数の遅延回路を構成するセルの応答曲面の逆関数を用いて、特性モニタ回路の出力から特性変動要因となる複数のパラメータを推定し、推定された特性変動要因となる複数のパラメータとマップとを用いて半導体集積回路の電源電圧を決定する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)