WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011114396) PLL周波数シンセサイザ
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/114396    国際出願番号:    PCT/JP2010/004839
国際公開日: 22.09.2011 国際出願日: 30.07.2010
IPC:
H03L 7/093 (2006.01), H03L 7/06 (2006.01), H03L 7/099 (2006.01), H03L 7/187 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
YAMASAKI, Hidetoshi; (米国のみ)
発明者: YAMASAKI, Hidetoshi;
代理人: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
優先権情報:
2010-058194 15.03.2010 JP
発明の名称: (EN) PLL FREQUENCY SYNTHESIZER
(FR) SYNTHÉTISEUR DE FRÉQUENCE PLL
(JA) PLL周波数シンセサイザ
要約: front page image
(EN)The disclosed PLL frequency synthesizer (101) is provided with: a phase comparator (2) that detects a phase difference between a reference clock signal and an output signal from the PLL frequency synthesizer; a loop filter (4) that outputs a control value corresponding to the phase difference, said control value comprising the sum of an integer and a fractional value; a frequency control unit (6) that synchronizes on a first clock signal and outputs a first digital control signal corresponding to the aforementioned integer; a frequency control unit (7) that synchronizes on a second clock signal which has a higher frequency than the first clock signal, outputs a second digital control signal, the mean of which represents the aforementioned fractional value, and when the PLL frequency synthesizer is in a lock state, limits the range of values the second digital control signal can take to a lock-state range; and a digital control oscillator (10) that oscillates at a frequency depending on a combination of frequency control from the first and second digital control signals.
(FR)L'invention concerne un synthétiseur de fréquence à boucle à phase asservie (PLL) (101) comprenant : un comparateur de phase (2) qui détecte un déphasage entre un signal d'horloge de référence et un signal de sortie du synthétiseur de fréquence PLL ; un filtre à boucle (4) qui émet une valeur de commande correspondant au déphasage, cette valeur contenant la somme d'un entier et d'une valeur fractionnaire ; une unité de régulation de fréquence (6) qui synchronise sur un premier signal d'horloge et émet un premier signal de régulation numérique correspondant audit entier ; une unité de régulation de fréquence (7) qui synchronise sur un deuxième signal d'horloge qui présente une fréquence supérieure au premier signal d'horloge, émet un deuxième signal de régulation numérique dont la moyenne représente ladite valeur fractionnaire, et lorsque le synthétiseur de fréquence PLL se trouve à l'état verrouillé, limite la gamme de valeurs que le deuxième signal de régulation numérique peut présenter pour une gamme à l'état verrouillé ; et un oscillateur à commande numérique (10) qui oscille à une fréquence dépendant d'une combinaison de régulation de fréquence issue des premier et deuxième signaux de commande numérique.
(JA) PLL周波数シンセサイザ(101)は、基準クロック信号とPLL周波数シンセサイザの出力信号との位相差を検出する位相比較器(2)と、位相差に応じた整数値および小数値の和からなる制御値を出力するループフィルタ(4)と、第1のクロック信号に同期して、整数値に相当する第1のデジタル制御信号を出力する周波数制御部(6)と、第1のクロック信号よりも高い周波数の第2のクロック信号に同期して、平均値として小数値を表す第2のデジタル制御信号を出力する周波数制御部(7)であって、当該PLL周波数シンセサイザがロック状態にあるとき、第2のデジタル制御信号の取り得る値の範囲をロック時の範囲に制限する周波数制御部と、第1および第2のデジタル制御信号によるそれぞれの周波数制御の組み合わせに応じた周波数で発振するデジタル制御発振器(10)とを備えている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)