WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011111305) 排他的論理和回路として不揮発論理回路を駆動する方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/111305    国際出願番号:    PCT/JP2011/000801
国際公開日: 15.09.2011 国際出願日: 14.02.2011
IPC:
H03K 19/21 (2006.01), G11C 11/22 (2006.01), H01L 21/8246 (2006.01), H01L 27/105 (2006.01), H01L 29/786 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
KANEKO, Yukihiro; (米国のみ)
発明者: KANEKO, Yukihiro;
代理人: OKUDA, Seiji; OKUDA & ASSOCIATES, 10th Floor, Osaka Securities Exchange Bldg., 8-16, Kitahama 1-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP)
優先権情報:
2010-052665 10.03.2010 JP
発明の名称: (EN) METHOD FOR DRIVING A NONVOLATILE LOGIC CIRCUIT AS AN EXCLUSIVE-OR CIRCUIT
(FR) PROCÉDÉ PERMETTANT D'EXCITER UN CIRCUIT LOGIQUE NON VOLATIL POUR QU'IL SE COMPORTE COMME UN CIRCUIT OU EXCLUSIF
(JA) 排他的論理和回路として不揮発論理回路を駆動する方法
要約: front page image
(EN)In contact with a semiconductor film (14), the disclosed nonvolatile logic circuit has a power-supply electrode (15), an output electrode (16), and in the region therebetween, a 2×2 matrix of input electrodes (17). The disclosed nonvolatile logic circuit also has a control electrode (11) formed on a principal surface of the semiconductor with a ferroelectric film (13) interposed therebetween. Signals applied to the four input electrodes consist of a first input signal, a second input signal, the logical negation of the first signal, and the logical negation of the second signal. For either pair of electrodes adjacent along the axis connecting the power-supply electrode and the output electrode, the signals inputted thereto are, respectively, one of the input signals and the logical negation of the other input signal. For either pair of electrodes diagonally adjacent, the signals inputted thereto are, respectively, one of the input signals and the logical negation of that same input signal.
(FR)En contact avec une couche semi-conductrice (14), le circuit logique non volatil ci-décrit possède une électrode d'alimentation électrique (15), une électrode de sortie (16), et, dans la région située entre elles, une matrice d'électrodes d'entrée 2 × 2 (17). Ledit circuit logique non volatil est également doté d'une électrode de commande (11) formée sur une surface principale du semi-conducteur, une couche ferroélectrique (13) étant placée entre elles. Les signaux appliqués aux quatre électrodes d'entrée consistent en un premier signal d'entrée, un second signal d'entrée, la négation logique du premier signal, et la négation logique du second signal. Pour chaque paire d'électrodes voisines le long de l'axe qui relie l'électrode d'alimentation électrique et l'électrode de sortie, les signaux appliqués sont respectivement l'un des signaux d'entrée et la négation logique de l'autre signal d'entrée. Pour chaque paire d'électrodes voisines en diagonale, les signaux appliqués sont respectivement l'un des signaux d'entrée et la négation logique de ce même signal d'entrée.
(JA) 本発明の不揮発論理回路は、半導体膜(14)に接して、電源電極(15) 、出力電極(16)と、電源電極と前記出力電極にはさまれた領域に、入力電極(17)が縦2個、横2個並んだ構造と、半導体の主面に強誘電体膜(13)を介して制御電極(11)が形成された構造を有し、4個の入力電極に印加される信号は、それぞれ第1の入力信号、第2の入力信号、第1の入力信号の否定、第2の入力信号の否定の四種類であり、電源電極と出力電極を結ぶ方向に隣接する電極に入力する信号の関係は、一方の入力信号と他の一方の入力信号の否定の関係になっており、斜めに隣接する電極に入力する信号は、一方の入力信号とその入力信号の否定の関係を満たす。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)