WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011105434) 半導体装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/105434    国際出願番号:    PCT/JP2011/054000
国際公開日: 01.09.2011 国際出願日: 23.02.2011
予備審査請求日:    29.07.2011    
IPC:
H01L 29/861 (2006.01), H01L 21/329 (2006.01), H01L 29/47 (2006.01), H01L 29/872 (2006.01)
出願人: SUGAWARA, Yoshitaka [JP/JP]; (JP).
FUJI ELECTRIC HOLDINGS CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2100856 (JP) (米国を除く全ての指定国)
発明者: SUGAWARA, Yoshitaka; (JP)
代理人: SAKAI, Akinori; A. SAKAI & ASSOCIATES, 20F, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
優先権情報:
2010-055070 23.02.2010 JP
2010-094448 31.03.2010 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約: front page image
(EN)Disclosed is a wide-gap semiconductor composite diode wherein p+ type anode layers (3a, 3b) are epitaxially grown on an n- type drift layer (2), then the anode layers are processed into mesa-shapes, and one or more pn junctions are provided. On the mesa bottom portion, Schottky junctions (7a, 7b) are provided at a distance from pn main junctions (5a, 5b). Thus, defects and influences of the defects, which are generated in the Schottky junctions (7a, 7b) due to defects generated in both the junctions when being formed and stress is applied by wire bonding, are reduced. A p type integrated electric field relaxing layer (13) having a concentration lower than that of the p+ type anode layers (3a, 3b) is provided between the junctions such that the p type integrated electric field relaxing layer is in contact with both the junctions. A high withstand voltage is achieved by suppressing the generation of the defects. Furthermore, accumulated carriers remaining under the pn junctions (5a, 5b) are efficiently discharged without deteriorating the high withstand voltage, and a reverse recovery time and a reverse recovery current are reduced by disposing the Schottky junctions (7a, 7b) on the outermost circumferential portions of both the junctions, and by providing the p type integrated electric field relaxing layer (13) connected to the Schottky junctions.
(FR)L'invention concerne une diode composite à semi-conducteur à large bande interdite dans laquelle des couches anodiques de type p+ (3a, 3b) sont élaborées par épitaxie sur une couche de dérive de type n- (2), puis les couches anodiques sont façonnées en mesas, et une ou plusieurs jonctions pn sont formées. Sur la partie à la base des mesas, des jonctions Schottky (7a, 7b) sont formées à une certaine distance des jonctions principales pn (5a, 5b). Ainsi, les défauts et les conséquences de ces défauts, qui sont induits dans les jonctions Schottky (7a, 7b) à cause des défauts générés dans les deux types de jonctions quand elles sont formées et quand une contrainte est appliquée par le soudage des fils, sont réduits. Une couche de relaxation du champ électrique intégré de type p (13) ayant une concentration inférieure à celle des couches anodiques de type p+ (3a, 3b) est formée entre les jonctions de telle sorte que ladite couche se retrouve en contact avec les deux jonctions. Une tension de tenue élevée est obtenue en supprimant l'apparition des défauts. En outre, les porteurs accumulés restant sous les jonctions pn (5a, 5b) sont efficacement déchargés sans détériorer la tension de tenue, et le temps de recouvrement inverse et le courant de recouvrement inverse sont réduits en disposant les jonctions Schottky (7a, 7b) sur les parties circonférentielles les plus éloignées des deux jonctions, et en reliant la couche de relaxation du champ électrique intégré de type p (13) aux jonctions Schottky.
(JA) ワイドギャップ半導体複合ダイオードにおいて、n-ドリフト層(2)上にp+アノード層(3a,3b)をエピタキシャル成長し、メサ状に加工してpn接合を1つ以上設ける。メサ底部に、ショットキー接合(7a,7b)をpn主接合(5a,5b)から離して設ける。これにより、形成時に両接合に発生する欠陥やワイヤボンディングのストレスによりショットキー接合(7a,7b)に発生する欠陥やその影響を低減する。両接合間にはp+アノード層(3a,3b)よりも濃度の低いp融合電界緩和層(13)を両接合に接触するように設ける。これにより、欠陥の発生を抑制して高耐圧を実現する。また、両接合の最外周部にショットキー接合(7a,7b)を配置し、これに連結してp融合電界緩和層(13)を設けることにより、高耐圧を損ねることなくpn接合(5a、5b)下の残存する蓄積キャリアの排出を効率的にして逆回復時間や逆回復電流を低減する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)