WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011105219) データ処理装置、及びデータ処理方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/105219    国際出願番号:    PCT/JP2011/052805
国際公開日: 01.09.2011 国際出願日: 10.02.2011
IPC:
H03M 13/19 (2006.01)
出願人: SONY CORPORATION [JP/JP]; 1-7-1, Konan, Minato-ku, Tokyo 1080075 (JP) (米国を除く全ての指定国).
SAKAI Lui [JP/JP]; (JP) (米国のみ).
YAMAMOTO Makiko [JP/JP]; (JP) (米国のみ).
OKADA Satoshi [JP/JP]; (JP) (米国のみ)
発明者: SAKAI Lui; (JP).
YAMAMOTO Makiko; (JP).
OKADA Satoshi; (JP)
代理人: INAMOTO Yoshio; Nishishinjukukimuraya Building 9F, 5-25, Nishi-Shinjuku 7-chome, Shinjuku-ku, Tokyo 1600023 (JP)
優先権情報:
2010-039428 24.02.2010 JP
発明の名称: (EN) DATA PROCESSING DEVICE, AND DATA PROCESSING METHOD
(FR) DISPOSITIF DE TRAITEMENT DE DONNÉES ET PROCÉDÉ DE TRAITEMENT DE DONNÉES
(JA) データ処理装置、及びデータ処理方法
要約: front page image
(EN)Disclosed are a data processing device and a data processing method which can improve tolerance to data errors. A demultiplexer (25) follows an allocation rule for allocating code bits of an LDPC code to symbol bits which represent symbols. If an i+1th bit from the most significant bit of a 6×2 bit code bit and an i+1th bit from the most significant bit of 6×2 bit symbol bits from two consecutive symbols are respectively represented by bits b#i and y#i, the demultiplexer (25) carries out a replacement wherein, for example, b0 is allocated to y11, b1 to y10, b2 to y2, b3 to y3, b4 to y4, b5 to y5, b6 to y6, b7 to y7, b8 to y8, b9 to y9, b10 to y1, and b11 to y0. The present invention can be applied, for example, to a transmission system which transmits an LDPC code.
(FR)Cette invention se rapporte à un dispositif de traitement de données et à un procédé de traitement de données qui permettent d'améliorer la tolérance vis-à-vis d'erreurs de données. Un démultiplexeur (25) suit une règle d'attribution de façon à attribuer des bits de code d'un code LDPC à des bits de symbole qui représentent des symboles. Si un (i + 1)ème bit à partir du bit le plus significatif d'un bit de code de 6 x 2 bits et un (i + 1)ème bit à partir du bit le plus significatif de bits de symbole de 6 x 2 bits à partir de deux symboles consécutifs sont respectivement représentés par les bits b#i et y#i, le démultiplexeur (25) effectue un remplacement dans lequel, par exemple, b0 est attribué à y11, b1 à y10, b2 à y2, b3 à y3, b4 à y4, b5 à y5, b6 à y6, b7 à y7, b8 à y8, b9 à y9, b10 à y1 et b11 à y0. La présente invention peut être appliquée, par exemple, à un système de transmission qui transmet un code LDPC.
(JA) 本発明は、データのエラーに対する耐性を向上させることができるデータ処理装置、及びデータ処理方法に関する。 デマルチプレクサ25は、LDPC符号の符号ビットを、シンボルを表すシンボルビットに割り当てるための割り当てルールに従い、6×2ビットの符号ビットと、連続する2個のシンボルの6×2ビットのシンボルビットの最上位ビットからi+1ビット目を、それぞれ、ビットb#iとy#iとすると、例えば、b0はy11に、b1はy10に、b2はy2に、b3はy3に、b4はy4に、b5はy5に、b6はy6に、b7はy7に、b8はy8に、b9はy9に、b10はy1に、b11はy0に、それぞれ割り当てる入れ替えを行う。本発明は、例えば、LDPC符号を伝送する伝送システム等に適用できる。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)