処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2011077606 - 半導体装置とその製造方法

公開番号 WO/2011/077606
公開日 30.06.2011
国際出願番号 PCT/JP2010/004887
国際出願日 03.08.2010
IPC
H01L 21/8234 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
H01L 27/088 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
081種類の半導体構成部品だけを含むもの
085電界効果構成部品のみを含むもの
088構成部品が絶縁ゲートを有する電界効果トランジスタであるもの
CPC
H01L 21/823412
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8232Field-effect technology
8234MIS technology ; , i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
823412with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
H01L 21/823468
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
78with subsequent division of the substrate into plural individual devices
82to produce devices, e.g. integrated circuits, each consisting of a plurality of components
822the substrate being a semiconductor, using silicon technology
8232Field-effect technology
8234MIS technology ; , i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
823468with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
出願人
  • パナソニック株式会社 PANASONIC CORPORATION [JP]/[JP] (AllExceptUS)
  • 樋口裕一 HIGUCHI, Yuichi (UsOnly)
発明者
  • 樋口裕一 HIGUCHI, Yuichi
代理人
  • 前田弘 MAEDA, Hiroshi
優先権情報
2009-28904121.12.2009JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND PROCESS FOR MANUFACTURE THEREOF
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 半導体装置とその製造方法
要約
(EN)
Provided is a semiconductor device which comprises a first FET and a second FET of the same conduction type. The first FET has a first gate electrode (13L) on a substrate (1), a first side wall (15L) on the side thereof, a first extension region (17L) of a first active region (1L) on the both sides of the first gate electrode (13L). The second FET has a second gate electrode (13H) on the substrate (1), a second side wall (15H) on the side thereof, a second extension region (17H) of a second active region (1H) on the both sides of the second gate electrode (13H). In the gate length direction, the overlap between the first extension region (17L) and the first gate electrode (13L) is larger than the overlap between the second extension region (17H) and the second gate electrode (13H). The distance between the first gate electrode (13L) and the first side wall (15L) is shorter than the distance between the second gate electrode (13H) and the second side wall (15H).
(FR)
La présente invention a trait à un dispositif à semi-conducteur qui comprend un premier transistor à effet de champ et un second transistor à effet de champ du même type de conduction. Le premier transistor à effet de champ est équipé d'une première électrode de grille (13L) sur un substrat (1), d'une première paroi latérale (15L) sur son côté, d'une première zone d'extension (17L) d'une première zone active (1L) des deux côtés de la première électrode de grille (13L). Le second transistor à effet de champ est équipé d'une seconde électrode de grille (13H) sur le substrat (1), d'une seconde paroi latérale (15H) sur son côté, d'une seconde zone d'extension (17H) d'une seconde zone active (1H) des deux côtés de la seconde électrode de grille (13H). Dans la direction de la longueur de la grille, le chevauchement entre la première zone d'extension (17L) et la première électrode de grille (13L) est supérieur au chevauchement entre la seconde zone d'extension (17H) et la seconde électrode de grille (13H). La distance entre la première électrode de grille (13L) et la première paroi latérale (15L) est inférieure à la distance entre la seconde électrode de grille (13H) et la seconde paroi latérale (15H).
(JA)
 半導体装置は同一導電型の第1及び第2FETを有する。第1FETは、基板1上の第1ゲート電極(13L)、その側方の第1サイドウォール(15L)、第1ゲート電極(13L)両側の第1活性領域(1L)の第1エクステンション領域(17L)を備える。第2FETは、基板1上の第2ゲート電極(13H)、その側方の第2サイドウォール(15H)、第2ゲート電極(13H)両側の第2活性領域(1H)の第2エクステンション領域(17H)を備える。ゲート長方向に関し、第1エクステンション領域(17L)と第1ゲート電極(13L)との重なりは、第2エクステンション領域(17H)と第2ゲート電極(13H)との重なりよりも長い。第1ゲート電極(13L)と第1サイドウォール(15L)との距離は、第2ゲート電極(13H)と第2サイドウォール(15H)との距離より短い。
国際事務局に記録されている最新の書誌情報