処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2011074537 - 薄膜トランジスタ装置の製造方法

公開番号 WO/2011/074537
公開日 23.06.2011
国際出願番号 PCT/JP2010/072387
国際出願日 13.12.2010
IPC
H01L 29/786 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
786薄膜トランジスタ
G02F 1/1368 2006.01
G物理学
02光学
F光の強度,色,位相,偏光または方向の制御,例.スイッチング,ゲーテイング,変調または復調のための装置または配置の媒体の光学的性質の変化により,光学的作用が変化する装置または配置;そのための技法または手順;周波数変換;非線形光学;光学的論理素子;光学的アナログ/デジタル変換器
1独立の光源から到達する光の強度,色,位相,偏光または方向の制御のための装置または配置,例.スィッチング,ゲーテイングまたは変調;非線形光学
01強度,位相,偏光または色の制御のためのもの
13液晶に基づいたもの,例.単一の液晶表示セル
133構造配置;液晶セルの作動;回路配置
136半導体の層または基板と構造上組み合された液晶セル,例.集積回路の一部を構成するセル
1362アクティブマトリックスセル
1368スイッチング素子が三端子の素子であるもの
G09F 9/30 2006.01
G物理学
09教育;暗号方法;表示;広告;シール
F表示;広告;サイン;ラベルまたはネームプレート;シール
9情報が個々の要素の選択または組合せによって支持体上に形成される可変情報用の指示装置
30必要な文字が個々の要素を組み合わせることによって形成されるもの
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 21/8238 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
822基板がシリコン技術を用いる半導体であるもの
8232電界効果技術
8234MIS技術
8238相補型電界効果トランジスタ,例.CMOS
H01L 27/08 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
04基板が半導体本体であるもの
081種類の半導体構成部品だけを含むもの
CPC
H01L 27/1222
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1214comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
1222with a particular composition, shape or crystalline structure of the active layer
H01L 27/127
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1214comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
1259Multistep manufacturing methods
127with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
出願人
  • シャープ株式会社 SHARP KABUSHIKI KAISHA [JP]/[JP] (AllExceptUS)
  • 森 広樹 MORI, Hiroki (UsOnly)
  • 齊藤 正樹 SAITOH, Masaki (UsOnly)
  • 富田 匠 TOMITA, Takumi (UsOnly)
発明者
  • 森 広樹 MORI, Hiroki
  • 齊藤 正樹 SAITOH, Masaki
  • 富田 匠 TOMITA, Takumi
代理人
  • 特許業務法人原謙三国際特許事務所 HARAKENZO WORLD PATENT & TRADEMARK
優先権情報
2009-28322614.12.2009JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD FOR MANUFACTURING THIN FILM TRANSISTOR DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À TRANSISTOR À COUCHE MINCE
(JA) 薄膜トランジスタ装置の製造方法
要約
(EN)
Disclosed is a method for manufacturing a thin film transistor device, which comprises: a step in which the edge portions of crystalline semiconductor films (13 (13a and 13b)) are each provided with an inclined portion (51): a step in which a resist film (15) is formed so that the inclined portion (51) of the crystalline semiconductor film (13a) is exposed therefrom and the crystalline semiconductor film (13b) is entirely covered by the resist film (15); a step in which a part of the resist film (15) formed on the crystalline semiconductor film (13a) is half exposed; a step in which a p-type impurity is introduced only into the inclined portion (51) of the crystalline semiconductor film (13a); a step in which the part of the resist film (15) formed on the crystalline semiconductor film (13a) is removed by ashing; and a step in which a p-type impurity is introduced into the entirety of the crystalline semiconductor film (13a).
(FR)
L'invention concerne un procédé de fabrication d'un dispositif à transistor à couche mince qui comprend : une étape dans laquelle les parties de bord de pellicules semi-conductrices cristallines (13 (13a et 13b) sont chacune dotées d'une partie inclinée (51) ; une étape dans laquelle une pellicule protectrice (15) est formée de sorte que la partie inclinée (51) de la pellicule semi-conductrice cristalline (13a) est exposée à partir de celle-ci et que la pellicule semi-conductrice cristalline (13b) est entièrement recouverte par la pellicule protectrice (15) ; une étape dans laquelle une partie de la pellicule protectrice (15) formée sur la pellicule semi-conductrice cristalline (13a) est à moitié exposée ; une étape dans laquelle une impureté de type p est introduite seulement dans la partie inclinée (51) de la pellicule semi-conductrice cristalline (13a) ; une étape dans laquelle la partie de la pellicule protectrice (15) formée sur la pellicule semi-conductrice cristalline (13a) est retirée par incinération ; et une étape dans laquelle une impureté de type p est introduite dans l'ensemble de la pellicule semi-conductrice cristalline (13a).
(JA)
 結晶質半導体膜(13(13aおよび13b))の縁部に傾斜部(51)を形成する工程と、結晶質半導体膜(13a)上に、傾斜部(51)が露出するようにレジスト膜(15)を形成し、結晶質半導体膜(13b)の全体を覆うようにレジスト膜(15)を形成する工程と、結晶質半導体膜(13a)上に形成されているレジスト膜(15)をハーフ露光させる工程と、結晶質半導体膜(13a)のうち傾斜部(51)のみにp型不純物を導入する工程と、結晶質半導体膜(13a)に形成されているレジスト膜(15)をアッシングにより除去する工程と、結晶質半導体膜(13a)の全体にp型不純物を導入する工程と、を含む。
他の公開
国際事務局に記録されている最新の書誌情報