WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011049128) 半導体装置および半導体装置の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/049128    国際出願番号:    PCT/JP2010/068478
国際公開日: 28.04.2011 国際出願日: 20.10.2010
IPC:
H01L 21/52 (2006.01), H01L 21/28 (2006.01), H01L 23/50 (2006.01)
出願人: ROHM CO., LTD. [JP/JP]; 21, Saiin Mizosaki-cho, Ukyo-ku, Kyoto-shi, Kyoto 6158585 (JP) (米国を除く全ての指定国).
HAGA, Motoharu [JP/JP]; (JP) (米国のみ)
発明者: HAGA, Motoharu; (JP)
代理人: INAOKA, Kosaku; c/o AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS, Sun Mullion NBF Tower, 21st Floor, 6-12, Minamihommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410054 (JP)
優先権情報:
2009-241550 20.10.2009 JP
2009-241551 20.10.2009 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 半導体装置および半導体装置の製造方法
要約: front page image
(EN)Disclosed is a semiconductor device which includes: a lead frame, which has the front surface and the rear surface, said front surface being composed of Cu; a semiconductor chip, which has the front surface and the rear surface, includes a Cu layer that forms the rear surface, and has the rear surface disposed such that the rear surface faces the front surface of the lead frame; and a bonding layer disposed between the lead frame and the semiconductor chip. The bonding layer has a multilayer structure which includes: a Bi-based material layer; and a Cu alloy layer, which sandwiches the Bi-based material layer from both the sides in the direction wherein the lead frame and the semiconductor chip face each other, and which does not contain Pb.
(FR)La présente invention concerne un dispositif à semi-conducteur qui comporte : une grille de connexion qui a une surface avant et une surface arrière, ladite surface avant étant composée de Cu ; une puce semi-conductrice qui a une surface avant et une surface arrière, qui comporte une couche de Cu qui forme la surface arrière qui est disposée de sorte à être en regard de la surface avant de la grille de connexion ; et une couche de liaison disposée entre la grille de connexion et la puce semi-conductrice. La couche de liaison possède une structure multicouche qui comporte : une couche matérielle à base de Bi ; et une couche d'alliage de Cu qui recouvre la couche matérielle à base de Bi des deux côtés dans la direction dans laquelle la grille de connexion et la puce semi-conductrice sont en regard l'une de l'autre, et qui ne contient pas de Pb.
(JA) 本発明の半導体装置は、表面および裏面を有し、当該表面がCuからなるリードフレームと、表面および裏面を有し、当該裏面を形成するCu層を含み、当該裏面が前記リードフレームの前記表面に対向するように配置された半導体チップと、前記リードフレームと前記半導体チップとの間に介在された接合層とを含み、前記接合層は、Bi系材料層と、当該Bi系材料層に対して前記リードフレームと前記半導体チップとの対向方向の両側から前記Bi系材料層を挟みこむPbを含まないCu合金層とを含む積層構造を有する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)