WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011048714) 半導体装置及びその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/048714    国際出願番号:    PCT/JP2010/000958
国際公開日: 28.04.2011 国際出願日: 16.02.2010
IPC:
H01L 21/8238 (2006.01), H01L 21/28 (2006.01), H01L 21/8234 (2006.01), H01L 27/088 (2006.01), H01L 27/092 (2006.01), H01L 29/417 (2006.01), H01L 29/423 (2006.01), H01L 29/49 (2006.01), H01L 29/78 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
ITOU, Satoru; (米国のみ).
FUJIMOTO, Hiromasa; (米国のみ).
AKAMATSU, Susumu; (米国のみ).
KUTSUNAI, Toshie; (米国のみ)
発明者: ITOU, Satoru; .
FUJIMOTO, Hiromasa; .
AKAMATSU, Susumu; .
KUTSUNAI, Toshie;
代理人: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
優先権情報:
2009-244632 23.10.2009 JP
発明の名称: (EN) SEMICONDUCTOR DEVICE AND PROCESS FOR PRODUCTION THEREOF
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET PROCESSUS DE FABRICATION DE CE DISPOSITIF
(JA) 半導体装置及びその製造方法
要約: front page image
(EN)A first MIS transistor and a second MIS transistor respectively comprise: first and second gate insulating films (13a, 13b) respectively formed on first and second active regions both on a semiconductor substrate; first and second gate electrodes (14a, 14b) respectively formed on the first and second gate insulating films; first and second side walls (23A, 23B) which respectively have first and second inner side walls (18a, 18b) each having an L-shaped cross-section and respectively formed on the side surfaces of the first and second gate electrodes; and first and second source drain regions (26a, 26b) of first- and second-conductivity types which are respectively formed in outside lower places of the first and second side walls respectively formed in the first and second active regions. The first source drain region is formed in a trench (20) that is provided in the first active region, and contains a mixed silicon crystal layer (21) along the gate length direction in the channel region in the first active region, wherein the mixed silicon crystal layer can generate a first stress. The width (W18a) of the first inside side wall (18a) is smaller than the width (W18b) of the second inside side wall (18b).
(FR)Un premier transistor MIS et un second transistor MIS comprennent respectivement : des premier et second films isolants de grille (13a, 13b) respectivement formés sur des première et seconde régions actives toutes deux sur un substrat semi-conducteur ; des première et seconde électrodes de grille (14a, 14b) respectivement formées sur les premier et second films isolants de grille ; des première et seconde parois latérales (23A, 23B) qui ont respectivement des première et seconde parois latérales intérieures (18a, 18b) ayant chacune une section en forme de L et respectivement formées sur les surfaces latérales des première et seconde électrodes de grille ; et des première et seconde régions source-drain (26a, 26b) de premier et second types de conductivité qui sont respectivement formées à des emplacements inférieurs extérieurs des première et seconde parois latérales respectivement formées dans les première et seconde régions actives. La première région source-drain est formée dans une tranchée (20) qui est prévue dans la première région active, et contient une couche de silicium cristallin mélangée (21) le long de la direction de longueur de grille dans la région de canal dans la première région active, la couche de silicium cristallin mélangée pouvant générer une première contrainte. La largeur (W18a) de la première paroi latérale intérieure (18a) est inférieure à la largeur (W18b) de la seconde paroi latérale intérieure (18b).
(JA) 第1,第2のMISトランジスタは、半導体基板における第1,第2の活性領域上に形成された第1,第2のゲート絶縁膜13a,13bと、第1,第2のゲート絶縁膜上に形成された第1,第2のゲート電極14a,14bと、第1,第2のゲート電極の側面上に形成された断面形状がL字状の第1,第2の内側サイドウォール18a,18bを有する第1,第2のサイドウォール23A,23Bと、第1,第2の活性領域における第1,第2のサイドウォールの外側方下に形成された第1,第2導電型の第1,第2のソースドレイン領域26a,26bとを備えている。第1のソースドレイン領域は、第1の活性領域に設けられたトレンチ20内に形成され、第1の活性領域におけるチャネル領域のゲート長方向に第1の応力を生じさせるシリコン混晶層21を含む。第1の内側サイドウォール18aの幅W18aは、第2の内側サイドウォール18bの幅W18bよりも小さい。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)