WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011046191) 半導体製造用治具及びその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/046191    国際出願番号:    PCT/JP2010/068095
国際公開日: 21.04.2011 国際出願日: 14.10.2010
IPC:
H01L 21/31 (2006.01), C23C 16/42 (2006.01), C23C 16/44 (2006.01)
出願人: Asahi Glass Company, Limited. [JP/JP]; 5-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008405 (JP) (米国を除く全ての指定国).
KAMISUKI Yoichi [JP/JP]; (JP) (米国のみ).
KONDO Shinji [JP/JP]; (JP) (米国のみ).
FUKASAWA Yasuji [JP/JP]; (JP) (米国のみ).
KAWAGUCHI Masanori [JP/JP]; (JP) (米国のみ).
HASHIMOTO Atsuto [JP/JP]; (JP) (米国のみ)
発明者: KAMISUKI Yoichi; (JP).
KONDO Shinji; (JP).
FUKASAWA Yasuji; (JP).
KAWAGUCHI Masanori; (JP).
HASHIMOTO Atsuto; (JP)
代理人: OGURI Shohei; Eikoh Patent Firm, Toranomon East Bldg. 10F, 7-13, Nishi-Shimbashi 1-chome, Minato-ku, Tokyo 1050003 (JP)
優先権情報:
2009-237502 14.10.2009 JP
発明の名称: (EN) JIG FOR SEMICONDUCTOR PRODUCTION AND METHOD FOR PRODUCING SAME
(FR) CALIBRE POUR LA PRODUCTION DE SEMI-CONDUCTEURS ET PROCÉDÉ POUR SA FABRICATION
(JA) 半導体製造用治具及びその製造方法
要約: front page image
(EN)Disclosed is a jig for semiconductor production, which is used for a CVD device in a semiconductor production process and is composed of a jig base and an SiC coating film that is formed on the jig base. The jig for semiconductor production is characterized in that the surface area ratio of the actual surface area (S2) of the SiC coating film to the apparent surface area (S1) of the SiC coating film as calculated on the assumption that the surface is flat and free from recesses and projections, namely (surface area (S2))/( surface area (S1)) is within the range of 1.4-3.2. Also disclosed is a method for producing the jig for semiconductor production.
(FR)La présente invention se rapporte à un calibre pour la production de semi-conducteurs. Le calibre pour la production de semi-conducteurs selon l'invention est utilisé pour un dispositif CVD dans un procédé de production de semi-conducteurs. Il comprend une base de calibre et une couche mince de dépôt de SiC qui est formée sur la base de calibre. Le calibre pour la production de semi-conducteurs est caractérisé en ce que le rapport de surface active entre la surface active réelle (S2) de la couche mince de dépôt de SiC et la surface active apparente (S1) de la couche mince de dépôt de SiC, est compris dans la plage de 1,4 à 3,2. Ce rapport de surface active est calculé sur la base de la supposition selon laquelle la surface est plane et dépourvue de tout renfoncement et de toute partie saillante. En d'autres termes, le rapport de surface active correspond à : (surface active (S2))/(surface active (S1)). La présente invention se rapporte également à un procédé de fabrication du calibre pour la production de semi-conducteurs.
(JA) 本発明は、半導体製造工程でのCVD装置に用いられる、治具基材及び治具基材上に形成されたSiC被膜からなる半導体製造用治具であって、前記SiC被膜は、表面が凹凸の無い平滑なものとみなして算出した見かけ上の表面積S1と、実際の表面積S2との表面積比(表面積S2/表面積S1)が、1.4~3.2である、半導体製造用治具、およびその半導体製造用治具の製造方法に関する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)