WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011045830) 多値ドライバ回路ならびにそれを用いたシングルエンド出力ドライバ回路、差動出力ドライバ回路および試験装置
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/045830    国際出願番号:    PCT/JP2009/005330
国際公開日: 21.04.2011 国際出願日: 13.10.2009
IPC:
H04L 25/49 (2006.01), H04L 25/02 (2006.01)
出願人: ADVANTEST CORPORATION [JP/JP]; 1-32-1, Asahi-cho, Nerima-ku, Tokyo 1790071 (JP) (米国を除く全ての指定国).
KOJIMA, Shoji [JP/JP]; (JP) (米国のみ)
発明者: KOJIMA, Shoji; (JP)
代理人: MORISHITA, Sakaki; 2-11-12, Ebisu-Nishi, Shibuya-ku, Tokyo 1500021 (JP)
優先権情報:
発明の名称: (EN) MULTI-VALUE DRIVER CIRCUIT AND SINGLE-END OUTPUT DRIVER CIRCUIT USING THIS, DIFFERENTIAL OUTPUT DRIVER CIRCUIT AND TEST DEVICE
(FR) CIRCUIT D'ATTAQUE MULTIVALUÉ ET CIRCUIT D'ATTAQUE À SORTIE ASYMÉTRIQUE L'UTILISANT, CIRCUIT D'ATTAQUE À SORTIE DIFFÉRENTIELLE ET DISPOSITIF DE TEST
(JA) 多値ドライバ回路ならびにそれを用いたシングルエンド出力ドライバ回路、差動出力ドライバ回路および試験装置
要約: front page image
(EN)A multi-value driver circuit (100) selectively outputs one of a plurality of voltages (V0 to V2) in accordance with a selection signal (s0 to s2) to a transmission line (102). A memory circuit (16) stores setting data items (D0 to D2) that specify the respective levels of the plurality of voltages (V0 to V2). In accordance with the selection signal, a selector circuit (14) selects one of the plurality of setting data items (D0 to D2) that are stored in the memory circuit (16). A Thevenin equivalent terminal circuit (10) outputs a voltage dependent on the most significant M bits of the data item selected by the selector circuit (14). An R-2R ladder circuit (12) outputs a voltage dependent on the least significant N1 bits of the data item selected by the selector circuit (14).
(FR)L'invention porte sur un circuit d'attaque multivalué (100) qui délivre sélectivement l'une d'une pluralité de tensions (VO à V2), en fonction d'un signal de sélection (s0 à s2) à une ligne de transmission (102). Un circuit de mémoire (16) stocke des éléments de données de réglage (D0 à D2) qui spécifient les niveaux respectifs de la pluralité de tensions (V0 à V2). Selon le signal de sélection, un circuit sélecteur (14) sélectionne l'un de la pluralité d'éléments de données de réglage (D0 à D2) qui sont stockés dans le circuit de mémoire (16). Un circuit terminal équivalent Thévenin (10) délivre une tension qui dépend des M bits de poids fort de l'élément de données sélectionné par le circuit sélecteur (14). Un circuit en échelle R-2R (12) délivre une tension qui dépend des N1 bits de poids faible de l'élément de données sélectionné par le circuit sélecteur (14).
(JA) 多値ドライバ回路100は、伝送線路102に対し、複数の電圧V0~V2から選択信号s0~s2に応じたひとつを選択的に出力する。メモリ回路16は、複数の電圧V0~V2それぞれのレベルを規定する設定データD0~D2を格納する。セレクタ回路14はメモリ回路16に格納された複数の設定データD0~D2のうち、選択信号に応じたひとつを選択する。テブナン終端回路10は、セレクタ回路14により選択されたデータの上位Mビットに応じた電圧を出力する。R-2Rラダー回路12は、セレクタ回路14により選択されたデータの下位Nlビットに応じた電圧を出力する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)