WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011021715) 基板、基板の製造方法、半導体素子および半導体素子の製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/021715    国際出願番号:    PCT/JP2010/064319
国際公開日: 24.02.2011 国際出願日: 18.08.2010
IPC:
H01L 21/205 (2006.01), C01B 31/04 (2006.01), C23C 16/26 (2006.01), H01L 21/336 (2006.01), H01L 29/16 (2006.01), H01L 29/786 (2006.01), H01L 51/05 (2006.01), H01L 51/30 (2006.01)
出願人: NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (米国を除く全ての指定国).
National Institute for Materials Science [JP/JP]; 2-1, Sengen 1-chome, Tsukuba-shi, Ibaraki 3050047 (JP) (JP only).
HIURA, Hidefumi [JP/JP]; (JP) (米国のみ).
TSUKAGOSHI, Kazuhito [JP/JP]; (JP) (米国のみ)
発明者: HIURA, Hidefumi; (JP).
TSUKAGOSHI, Kazuhito; (JP)
代理人: IKEDA, Noriyasu; Hibiya Daibiru Bldg., 2-2, Uchisaiwaicho 1-chome, Chiyoda-ku, Tokyo 1000011 (JP)
優先権情報:
2009-190948 20.08.2009 JP
発明の名称: (EN) SUBSTRATE, SUBSTRATE PRODUCTION METHOD, SEMICONDUCTOR ELEMENT, AND SEMICONDUCTOR ELEMENT PRODUCTION METHOD
(FR) SUBSTRAT, PROCÉDÉ DE PRODUCTION DE SUBSTRAT, ÉLÉMENT SEMI-CONDUCTEUR ET PROCÉDÉ DE PRODUCTION D'ÉLÉMENT SEMI-CONDUCTEUR
(JA) 基板、基板の製造方法、半導体素子および半導体素子の製造方法
要約: front page image
(EN)Disclosed is a semiconductor device, which is fabricated from a high quality, large area graphene substrate and adequately demonstrates the inherently superior electronic properties of graphene, that is capable of increased speed, reduced power consumption, and high integration, and is able to improve reliability and productivity. The electrical short-circuit of a graphene layer (4) with a metal catalyst layer for graphene growth is prevented by assimilating the metal catalyst layer into the interface of the substrate (1) and an oxide layer (2) as a combined-alloyed layer (5).
(FR)La présente invention concerne un dispositif semi-conducteur, qui est fabriqué à partir d'un substrat de graphène à grande surface de haute qualité, présente de façon adéquate les propriétés électroniques naturellement avantageuses du graphène : vitesse accrue, consommation électrique réduite et haute intégration. Le dispositif selon l'invention permet d'améliorer la fiabilité et la productivité. On évite tout court-circuit électrique dans la couche de graphène (4) dû à la couche de catalyseur métallique de croissance du graphène par assimilation de la couche de catalyseur métallique dans l'interface du substrat (1) et d'une couche d'oxyde (2) pour former une couche d'alliage combiné (5).
(JA) 本発明の課題は、高品質で大面積のグラフェン基板から作製され、グラフェンが本来持つ優れた電子物性を十分に発揮させた半導体装置で、高速化、低消費電力化、高集積化ができて、信頼性や生産性を向上させることができる半導体装置を提供することにある。本発明では基板1と酸化物層2の界面にグラフェン成長用の金属触媒層を化合物・合金化層5として吸収することで、グラフェン層4が金属触媒層と電気的に短絡することを防ぐ。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)