WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011018866) 固体撮像素子およびその駆動方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/018866    国際出願番号:    PCT/JP2010/003364
国際公開日: 17.02.2011 国際出願日: 19.05.2010
IPC:
H01L 27/146 (2006.01), H04N 5/335 (2011.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
MUTOH, Nobuhiko; (米国のみ)
発明者: MUTOH, Nobuhiko;
代理人: NAKAJIMA, Shiro; 6F, Yodogawa 5-Bankan, 2-1, Toyosaki 3-chome, Kita-ku, Osaka-shi, Osaka 5310072 (JP)
優先権情報:
2009-185860 10.08.2009 JP
発明の名称: (EN) SOLID-STATE IMAGE PICKUP ELEMENT AND METHOD FOR DRIVING SAME
(FR) ÉLÉMENT DE CAPTURE D'IMAGE À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE COMMANDE
(JA) 固体撮像素子およびその駆動方法
要約: front page image
(EN)Disclosed is a semiconductor substrate (10) wherein a P-type light receiving surface layer (12), an N-type photodiode (11) having photoelectrically-converted signal charges accumulated therein, a P-type potential barrier layer (14), and an N-type charge accumulating layer (13) having signal charges transmitted from the photodiode (11) accumulated therein are provided in this order from the rear surface toward the front surface. At times other than the time when the signal charges are transmitted from the photodiode (11) to the charge accumulating layer (13), a voltage of 0V is applied to the light receiving surface layer (12) by means of a rear surface bias generating circuit (7), and at the time when the signal charges are transmitted, negative pulse signals are applied.
(FR)L'invention porte sur un substrat semi-conducteur (10) dans lequel une couche de surface de réception de lumière de type P (12), une photodiode de type N (11) dans laquelle sont accumulées des charges de signal photo-électriquement converties, une couche barrière de potentiel de type P (14) et une couche d'accumulation de charge de type N (13) dans laquelle sont accumulées des charges de signal envoyées par la photodiode (11) sont placées dans cet ordre, en allant de la surface postérieure vers la surface antérieure. A des moments autres que le moment auquel les charges de signal sont adressées par la photodiode (11) à la couche d'accumulation de charge (13), on applique une tension de 0 V à la couche de surface de réception de lumière (12) au moyen d'un circuit de génération de polarisation de surface postérieure (7), et au moment auquel les charges de signal sont adressées, on applique des signaux d'impulsion négative.
(JA) 半導体基板10内において裏面から表面に向かう順に、P型の受光表面層12と、光電変換された信号電荷を蓄積するN型のフォトダイオード11と、P型の電位障壁層14と、フォトダイオード11から転送される信号電荷を蓄積するN型の電荷蓄積層13を設ける。フォトダイオード11から電荷蓄積層13に信号電荷を転送するとき以外には、裏面バイアス発生回路7により受光表面層12に0Vの電圧が印加され、信号電荷の転送時には、負のパルス信号が印加される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)