WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011013417) 薄膜トランジスタおよびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/013417    国際出願番号:    PCT/JP2010/057049
国際公開日: 03.02.2011 国際出願日: 21.04.2010
IPC:
H01L 29/786 (2006.01), G02F 1/1368 (2006.01), H01L 21/336 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (米国を除く全ての指定国).
NAKATANI, Yoshiki; (米国のみ).
MORIGUCHI, Masao; (米国のみ).
KANZAKI, Yohsuke; (米国のみ).
TAKANISHI, Yudai; (米国のみ)
発明者: NAKATANI, Yoshiki; .
MORIGUCHI, Masao; .
KANZAKI, Yohsuke; .
TAKANISHI, Yudai;
代理人: SHIMADA, Akihiro; Shimada Patent Firm, Manseian Building, 1-10-3, Yagi-cho, Kashihara-shi, Nara 6340078 (JP)
優先権情報:
2009-177426 30.07.2009 JP
発明の名称: (EN) THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING SAME
(FR) TRANSISTOR À COUCHES MINCES ET PROCÉDÉ DE FABRICATION DE CELUI-CI
(JA) 薄膜トランジスタおよびその製造方法
要約: front page image
(EN)Disclosed is a thin film transistor wherein the off-current of the thin film transistor is reduced, while maintaining the on-current of the thin film transistor. In the TFT (100), a source electrode (110) and a drain electrode (112) are formed on a glass substrate (101), and n-type silicon layers (120, 121) composed of fine crystalline silicon are formed on the upper surfaces of the electrodes. On the n-type silicon layers (120, 121), fine crystalline silicon regions (135, 136) are formed, and on the glass substrate (101), an amorphous silicon region (130) is formed. A fine crystalline silicon layer (145) is formed so as to cover the fine crystalline silicon regions and the amorphous silicon region. Therefore, the on-current flows from the drain electrode (112) to the source electrode (110) by flowing through the fine crystalline silicon region (135), the fine crystalline silicon layer (145), and the fine crystalline silicon region (136) in this order. Furthermore, the off-current is limited by means of the amorphous silicon region (130).
(FR)L'invention concerne un transistor à couches minces dans lequel le courant d'arrêt du transistor à couches minces est réduit pendant que le courant de marche est maintenu. Dans le TFT (100), une électrode source (110) et une électrode drain (112) sont formées sur un substrat de verre (101), et des couches de silicium (120, 121) de type n constituées de silicium cristallin fin sont formées sur les surfaces supérieures des électrodes. Sur les couches de silicium (120, 121) de type n, des régions (135, 136) de silicium cristallin fin sont formées, et sur le substrat de verre (101), une région (130) de silicium amorphe est formée. Une couche (145) de silicium cristallin fin est formée de manière à couvrir les régions de silicium cristallin fin et la région de silicium amorphe. Par conséquent, le courant de marche s'écoule de l'électrode drain (112) vers l'électrode source (110) en traversant la région (135) de silicium cristallin fin, la couche (145) de silicium cristallin fin et la région (136) de silicium cristallin fin, dans cet ordre. De plus, le courant d'arrêt est limité au moyen de la région (130) de silicium amorphe.
(JA) 本発明は、薄膜トランジスタのオン電流を維持しつつ、オフ電流を小さくすることを目的とする。 TFT(100)では、ガラス基板(101)上にソース電極(110)とドレイン電極(112)が形成され、それらの上面にはそれぞれ微結晶シリコンからなるn型シリコン層(120、121)が形成されている。n型シリコン層(120、121)上には微結晶シリコン領域(135、136)が形成され、ガラス基板(101)上には非晶質シリコン領域(130)が形成されている。それらを覆うように、微結晶シリコン層(145)が形成されている。したがって、オン電流は、ドレイン電極(112)から、微結晶シリコン領域(135)、微結晶シリコン層(145)、微結晶シリコン領域(136)の順に通って、ソース電極(110)に流れる。また、オフ電流は、非晶質シリコン領域(130)によって制限される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)