WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011013416) 表示回路の駆動装置、表示装置および電子機器
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/013416    国際出願番号:    PCT/JP2010/056860
国際公開日: 03.02.2011 国際出願日: 16.04.2010
IPC:
G09G 3/36 (2006.01), G02F 1/133 (2006.01), G09G 3/20 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (米国を除く全ての指定国).
OGAWA, Yasuyuki; (米国のみ)
発明者: OGAWA, Yasuyuki;
代理人: FUKAMI, Hisao; Fukami Patent Office, p.c., Nakanoshima Central Tower 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
優先権情報:
2009-177554 30.07.2009 JP
発明の名称: (EN) DRIVE DEVICE FOR DISPLAY CIRCUIT, DISPLAY DEVICE, AND ELECTRONIC APPARATUS
(FR) DISPOSITIF DE COMMANDE POUR CIRCUIT D'AFFICHAGE, DISPOSITIF D'AFFICHAGE ET APPAREIL ÉLECTRONIQUE
(JA) 表示回路の駆動装置、表示装置および電子機器
要約: front page image
(EN)Disclosed is a drive device which is provided with a plurality of latch circuits (211-21m) which are provided corresponding to a plurality of signal lines (61-6m), respectively. Each of the latch circuits (211-21m) collectively acquires a plurality of pieces of bit data that configure pixel data, and sequentially outputs the plurality of pieces of bit data. Each of the latch circuits includes a plurality of latch unit circuits, which are disposed in series along the direction wherein the signal lines (61-6m) extend, and each latch unit circuit is so configured as to acquire one bit data and transmit the one bit data.
(FR)L'invention porte sur un dispositif de commande, qui comporte une pluralité de circuits de verrou (211-21m), qui sont disposés en correspondance avec une pluralité de lignes de signal (61-6m), respectivement. Chacun des circuits de verrou (211-21m) acquiert collectivement une pluralité d'éléments de données de bit qui configurent des données de pixel, et délivrent en sortie en séquence la pluralité d'éléments de données de bit. Chacun des circuits de verrou comprend une pluralité de circuits d'unité de verrou, qui sont disposés en série le long de la direction dans laquelle s'étendent les lignes de signal (61-6m), et chaque circuit d'unité de verrou est configuré de façon à acquérir une donnée de bit et à transmettre la donnée de bit.
(JA) 駆動装置は、複数の信号線(61~6m)に対応してそれぞれ設けられた複数のラッチ回路(211~21m)を備える。複数のラッチ回路(211~21m)の各々は、画素データを構成する複数のビットデータを一括して取得し、かつその複数のビットデータを順次出力する。複数のラッチ回路の各々は、複数の信号線(61~6m)の延在する方向に沿って直列に配置されて、各々が、1ビットデータを取得し、かつ1ビットデータを転送するように構成された複数のラッチ単位回路を含む。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)