WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2011013344) 抵抗変化型不揮発性記憶装置及びその書き込み方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2011/013344    国際出願番号:    PCT/JP2010/004747
国際公開日: 03.02.2011 国際出願日: 26.07.2010
IPC:
G11C 13/00 (2006.01), H01L 27/10 (2006.01), H01L 45/00 (2006.01), H01L 49/00 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
IKEDA, Yuichiro; (米国のみ).
SHIMAKAWA, Kazuhiko; (米国のみ).
KANZAWA, Yoshihiko; (米国のみ).
MURAOKA, Shunsaku; (米国のみ).
KATOH, Yoshikazu; (米国のみ)
発明者: IKEDA, Yuichiro; .
SHIMAKAWA, Kazuhiko; .
KANZAWA, Yoshihiko; .
MURAOKA, Shunsaku; .
KATOH, Yoshikazu;
代理人: NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
優先権情報:
2009-174934 28.07.2009 JP
発明の名称: (EN) VARIABLE-RESISTANCE NON-VOLATILE MEMORY DEVICE AND WRITE METHOD FOR SAME
(FR) DISPOSITIF DE MEMOIRE REMANENTE À RESISTANCE VARIABLE ET PROCEDE D'ECRITURE ASSOCIE
(JA) 抵抗変化型不揮発性記憶装置及びその書き込み方法
要約: front page image
(EN)The disclosed variable-resistance non-volatile memory device (100) is provided with a plurality of memory cells (M11, M12, M21, M22) each comprising a variable-resistance element (R11, R12, R21, R22) and a two-terminal current control element (D11, D12, D21, D22) connected in series; a current control circuit (105b), which controls a first current, which is in a direction that causes the plurality of memory cells (M11, M12, M21, M22) to change to a low-resistance state; and a boost circuit (105d), which, when any of the plurality of memory cells (M11, M12, M21, M22) are changed to a low-resistance state, increases the first current during a first time period that is before said memory cell is changed to a low-resistance state.
(FR)L'invention concerne un dispositif de mémoire rémanente à résistance variable (100) doté de plusieurs cellules de mémoire (M11, M12, M21, M22), chacune comprenant un élément de résistance variable (R11, R12, R21, R22) et un élément de commande de courant à deux terminaux (D11, D12, D21, D22) connectés en série; un circuit de commande de courant (105b), qui commande un premier courant dans une direction qui amène la pluralité de cellules de mémoire (M11, M12, M21, M22) à changer pour un état de faible résistance; et un circuit d'amplification (105d) qui, lorsqu'une quelconque des cellules de mémoire (M11, M12, M21, M22) est changée pour un état de faible résistance, accroît le premier courant pendant une première période temporelle avant que ladite cellule de mémoire soit changée pour un état de faible résistance.
(JA) 本発明に係る抵抗変化型不揮発性記憶装置(100)は、抵抗変化素子(R11、R12、R21、R22)と、2端子の電流制御素子(D11、D12、D21、D22)とを直列に接続してなる複数のメモリセル(M11、M12、M21、M22)と、複数のメモリセル(M11、M12、M21、M22)を低抵抗状態に変化させる方向の第1電流を制限する電流制限回路(105b)と、複数のメモリセル(M11、M12、M21、M22)のうちいずれかを低抵抗状態に変化させるとき、当該メモリセルが低抵抗状態へ変化する前の第1期間において、第1電流を増加させるブースト回路(105d)とを備える。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)