処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2010131477 - 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法

公開番号 WO/2010/131477
公開日 18.11.2010
国際出願番号 PCT/JP2010/003264
国際出願日 14.05.2010
IPC
G11C 13/00 2006.01
G物理学
11情報記憶
C静的記憶
13G11C11/00,G11C23/00,またはG11C25/00に包含されない記憶素子の使用によって特徴づけられたデジタル記憶装置
CPC
G11C 11/14
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
02using magnetic elements
14using thin-film elements
G11C 11/5685
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
11Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
56using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
5685using storage elements comprising metal oxide memory material, e.g. perovskites
G11C 13/0002
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
G11C 13/0007
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0007comprising metal oxide memory material, e.g. perovskites
G11C 13/0038
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0038Power supply circuits
G11C 13/0069
GPHYSICS
11INFORMATION STORAGE
CSTATIC STORES
13Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
0002using resistive RAM [RRAM] elements
0021Auxiliary circuits
0069Writing or programming circuits or methods
出願人
  • パナソニック株式会社 PANASONIC CORPORATION [JP]/[JP] (AllExceptUS)
  • 加藤佳一 KATOH, Yoshikazu (UsOnly)
  • 村岡俊作 MURAOKA, Shunsaku (UsOnly)
  • 高木剛 TAKAGI, Takeshi (UsOnly)
発明者
  • 加藤佳一 KATOH, Yoshikazu
  • 村岡俊作 MURAOKA, Shunsaku
  • 高木剛 TAKAGI, Takeshi
代理人
  • 特許業務法人 有古特許事務所 PATENT CORPORATE BODY ARCO PATENT OFFICE
優先権情報
2009-11797614.05.2009JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) NONVOLATILE MEMORY DEVICE AND METHOD FOR WRITING DATA TO NONVOLATILE MEMORY DEVICE
(FR) DISPOSITIF À MÉMOIRE NON VOLATILE ET PROCÉDÉ POUR ÉCRIRE DES DONNÉES SUR UN DISPOSITIF À MÉMOIRE NON VOLATILE
(JA) 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法
要約
(EN)
A variable resistance layer has characteristics wherein a decrease in a resistance value is stopped when an inter-electrode voltage reaches a first voltage (V1) serving as a negative voltage at the time of changing to a second resistance state (RL), and an increase in the resistance value is started when the inter-electrode voltage reaches a second voltage (V2) serving as a positive voltage having the same absolute value as that of the first voltage at the time of changing to a first resistance state (RH), and wherein an inter-electrode current is passed so as to maintain the inter-electrode voltage at a third voltage when the inter-electrode voltage reaches a third voltage (V3) larger than the second voltage at the time of changing to the first resistance state, and the increase in the resistance value is stopped when the inter-electrode current reaches a first current value (Ilim) while the inter-electrode voltage is not less than the second voltage but less than the third voltage at the time of changing to the first resistance state. Load resistance has characteristics wherein, when an electric pulse application device outputs the electric pulse of a second applied voltage (VP2), the current is not more than the first current value when the voltage after the third voltage has been subtracted from the second applied voltage is applied to the load resistance.
(FR)
Une couche à résistance variable selon l'invention est caractérisée en ce qu'une diminution de la valeur de résistance est interrompue lorsqu'une tension entre électrodes atteint une première tension (V1) servant de tension négative au moment de passer à un état de seconde résistance (RL), et qu'une augmentation de la valeur de résistance est lancée lorsque la tension entre électrodes atteint une deuxième tension (V2) servant de tension positive ayant la même valeur absolue que celle de la première tension au moment de passer à un premier état de résistance (RH), et en ce qu'un courant entre électrodes circule afin de maintenir la tension entre électrodes à une troisième tension lorsque la tension entre électrodes atteint une troisième tension (V3) plus importante que la deuxième tension au moment de passer au premier état de résistance, et l'augmentation de la valeur de résistance est stoppée lorsque le courant entre électrodes atteint une première valeur de courant (Ilim) alors que la tension entre électrodes n'est pas inférieure à la deuxième tension mais inférieure à la troisième tension au moment de passer au premier état de résistance. La résistance de charge est caractérisée en ce que, lorsqu'un dispositif d'application d'impulsions électriques produit l'impulsion électrique d'une deuxième tension appliquée (VP2), le courant n'est pas supérieur à la première valeur de courant lorsque la tension, une fois que la troisième tension a été soustraite de la deuxième tension appliquée, est appliquée à la résistance de charge.
(JA)
抵抗変化層は、第2抵抗状態(RL)へ変化する際に電極間電圧が負電圧である第1電圧(V1)に達すると抵抗値の低下が停止し、第1抵抗状態(RH)へ変化する際に電極間電圧が第1電圧と絶対値が同じ正電圧である第2電圧(V2)に達すると抵抗値の上昇が開始し、第1抵抗状態へ変化する際に電極間電圧が第2電圧より大きな第3電圧(V3)に達すると電極間電圧を第3電圧に保つように電極間電流を流し、第1抵抗状態へ変化する際に電極間電圧が第2電圧以上第3電圧未満の間は電極間電流が第1電流値(Ilim)に達すると抵抗値の上昇が停止する特性を有し、負荷抵抗は、電気的パルス印加装置が第2印加電圧(VP2)の電気的パルスを出力する際、第2印加電圧から第3電圧を減じた電圧が負荷抵抗に印加されたときの電流が第1電流値以下となる特性を持つ。
関連公開情報:
国際事務局に記録されている最新の書誌情報