WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2010131306) ハイブリッド型データ送信回路
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2010/131306    国際出願番号:    PCT/JP2009/005458
国際公開日: 18.11.2010 国際出願日: 19.10.2009
IPC:
H04L 25/02 (2006.01), H03M 9/00 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
EBUCHI, Tsuyoshi; (米国のみ).
KOMATSU, Yoshihide; (米国のみ)
発明者: EBUCHI, Tsuyoshi; .
KOMATSU, Yoshihide;
代理人: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
優先権情報:
2009-116281 13.05.2009 JP
発明の名称: (EN) HYBRID-TYPE DATA TRANSMISSION CIRCUIT
(FR) CIRCUIT DE TRANSMISSION DE DONNÉES DE TYPE HYBRIDE
(JA) ハイブリッド型データ送信回路
要約: front page image
(EN)A data transmission unit (100) having a parallel/serial conversion function is supplied with a clock by a PLL circuit unit (200). In the PLL circuit unit (200), a first multi-phase clock to be given to a first parallel/serial conversion circuit (20a) is generated and outputted by a multi-phase VCO circuit (70), while a second multi-phase clock to be given to a second parallel/serial conversion circuit (20b) is generated and outputted by a multi-phase clock generation unit (80). The multi-phase clock generation unit (80) generates the second multi-phase clock based on the clock that is outputted from the multi-phase VCO circuit (70).
(FR)Une unité de transmission de données (100) ayant une fonction de conversion parallèle/série reçoit une horloge d'une unité de circuit PLL (200). Dans l'unité de circuit PLL (200), une première horloge multiphase devant être transmise à un premier circuit de conversion parallèle/série (20a) est générée et fournie par un circuit VCO multiphase (70), tandis qu'une seconde horloge multiphase devant être transmise à un second circuit de conversion parallèle/série (20b) est générée et fournie par une unité de génération d'horloge multiphase (80). L'unité de génération d'horloge multiphase (80) génère la seconde horloge multiphase sur la base de l'horloge qui est fournie à partir du circuit VCO multiphase (70).
(JA) パラレル・シリアル変換機能を有するデータ送信部(100)は、PLL回路部(200)によってクロックが供給される。PLL回路部(200)において、第1のパラレル・シリアル変換回路(20a)に与える第1の多相クロックは、多相VCO回路(70)によって生成出力される一方、第2のパラレル・シリアル変換回路(20b)に与える第2の多相クロックは、多相クロック生成部(80)によって生成出力される。多相クロック生成部(80)は、多相VCO回路(70)から出力されたクロックを基にして、第2の多相クロックを生成する。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)