WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2010128546) 半導体装置及びその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2010/128546    国際出願番号:    PCT/JP2009/058641
国際公開日: 11.11.2010 国際出願日: 07.05.2009
IPC:
H01L 21/336 (2006.01), H01L 21/28 (2006.01), H01L 21/8238 (2006.01), H01L 27/092 (2006.01), H01L 29/417 (2006.01), H01L 29/78 (2006.01)
出願人: KABUSHIKI KAISHA TOSHIBA [JP/JP]; 1-1, Shibaura 1-chome, Minato-ku Tokyo 1058001 (JP) (米国を除く全ての指定国).
TSUCHIAKI Masakatsu [JP/JP]; (JP) (米国のみ)
発明者: TSUCHIAKI Masakatsu; (JP)
代理人: YOSHITAKE Kenji; Kyowa Patent & Law Office, Room 323, Fuji Bldg., 2-3, Marunouchi 3-chome, Chiyoda-ku Tokyo 1000005 (JP)
優先権情報:
発明の名称: (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEURS ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置及びその製造方法
要約: front page image
(EN)Provided is a semiconductor device in which silicidation is performed while the source/drain junction is maintained at a shallow depth and the junction leak current is as low as possible. The semiconductor device is provided with a silicon semiconductor layer (10), a source region (18a) and a drain region (18b) which are provided apart from each other in the silicon semiconductor layer, a gate insulating film (14) provided on the silicon semiconductor layer between the source region and the drain region, a gate electrode (16) provided on the gate insulating film, and silicide layers (24a, 24b) which comprise NiSi phases respectively provided on the source region and the drain region and containing Pt and in which crystal grains are strongly oriented to (111) or (102).
(FR)L'invention concerne un dispositif à semi-conducteurs dans lequel s'effectue la siliciuration tandis que la jonction source-drain est maintenue à une faible profondeur et que le courant de fuite de jonction est aussi bas que possible. Le dispositif à semi-conducteurs est muni d'une couche semi-conductrice de silicium (10), d'une zone source (18a) et d'une zone drain (18b) qui sont disposées séparément l'une de l'autre dans la couche semi-conductrice de silicium, d'un film d'isolation de grille (14) disposé sur la couche semi-conductrice de silicium entre la zone source et la zone drain, d'une électrode de grille (16) disposée sur le film d'isolation de grille, et de couches de siliciure (24a, 24b) comprenant des phases NiSi disposées respectivement sur la zone source et sur la zone drain et contenant du Pt, des grains de cristaux étant nettement orientés vers (111) ou (102).
(JA)[課題]ソース及びドレインの浅い接合位置を保ちつつシリサイド化され、且つ接合リーク電流が可及的に小さい半導体装置を提供することを可能にする。 [解決手段]シリコン半導体層10と、シリコン半導体層に離間して設けられたソース領域18aおよびドレイン領域18bと、ソース領域およびドレイン領域との間のシリコン半導体層上に設けられたゲート絶縁膜14と、ゲート絶縁膜上に設けられたゲート電極16と、ソース領域およびドレイン領域上にそれぞれ設けられPtを含有したNiSi相を有し、結晶粒が(111)または(102)に強配向しているシリサイド層24a、24bと、を備えている。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)