処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2010113713 - 半導体装置

公開番号 WO/2010/113713
公開日 07.10.2010
国際出願番号 PCT/JP2010/055029
国際出願日 24.03.2010
IPC
H03K 19/177 2006.01
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
02特定の構成要素を用いるもの
173構成要素として基本的論理回路を用いるもの
177マトリクス形状で配列されたもの
H01L 21/82 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
701つの共通基板内または上に形成された複数の固体構成部品または集積回路からなる装置またはその特定部品の製造または処理;集積回路装置またはその特定部品の製造
771つの共通基板内または上に形成される複数の固体構成部品または集積回路からなる装置の製造または処理
78複数の別個の装置に基板を分割することによるもの
82それぞれが複数の構成部品からなる装置,例.集積回路の製造
H03K 19/00 2006.01
H電気
03基本電子回路
Kパルス技術
19論理回路,すなわち,1出力に作用する少なくとも2入力を持つもの;反転回路
CPC
H03K 19/17728
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
17724Structural details of logic blocks
17728Reconfigurable logic blocks, e.g. lookup tables
H03K 19/17736
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
17736Structural details of routing resources
H03K 19/17792
HELECTRICITY
03BASIC ELECTRONIC CIRCUITRY
KPULSE TECHNIQUE
19Logic circuits, i.e. having at least two inputs acting on one output
02using specified components
173using elementary logic circuits as components
177arranged in matrix form
1778Structural details for adapting physical parameters
17792for operating speed
出願人
  • 広島市 HIROSHIMA CITY [JP]/[JP] (AllExceptUS)
  • 太陽誘電株式会社 TAIYO YUDEN CO.,LTD. [JP]/[JP] (AllExceptUS)
  • 弘中 哲夫 HIRONAKA Tetsuo [JP]/[JP] (UsOnly)
  • 谷川 一哉 TANIGAWA Kazuya [JP]/[JP] (UsOnly)
  • 戸口 博昭 TOGUCHI Hiroaki [JP]/[JP] (UsOnly)
  • 平川 直樹 HIRAKAWA Naoki [JP]/[JP] (UsOnly)
  • 石黒 隆 ISHIGURO Takashi [JP]/[JP] (UsOnly)
  • 佐藤 正幸 SATO Masayuki [JP]/[JP] (UsOnly)
発明者
  • 弘中 哲夫 HIRONAKA Tetsuo
  • 谷川 一哉 TANIGAWA Kazuya
  • 戸口 博昭 TOGUCHI Hiroaki
  • 平川 直樹 HIRAKAWA Naoki
  • 石黒 隆 ISHIGURO Takashi
  • 佐藤 正幸 SATO Masayuki
代理人
  • 磯野 道造 ISONO Michizo
優先権情報
2009-08378630.03.2009JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF À SEMI-CONDUCTEURS
(JA) 半導体装置
要約
(EN)
FPGAs and MPLDs, which are conventional programmable semiconductor devices, have had poor cost performance and did not suitably take long signal lines into account. To solve this, a flip-flop is built in each MLUT block comprised of a plurality of MLUTs, each MLUT comprising a memory and an address-data pair. With respect to the close-distance interconnects between adjacent MLUTs, interleaved interconnects are introduced, while in the case of interconnects between non-adjacent MLUTs, dedicated distant interconnects and, furthermore, a torus interconnect network are provided.
(FR)
L'invention porte sur des réseaux de portes programmables sur place (FPGA) et des dispositifs logiques programmables par masque (MPLD), qui sont des dispositifs à semi-conducteurs programmables classiques, dont les performances vis-à-vis de leur coût étaient médiocres et qui n'étaient pas appropriés à prendre en compte de longues lignes de signaux. Pour résoudre cela, on réalise une bascule bistable dans chaque bloc de MLUT composé d'une pluralité de MLUT, chaque MLUT comprenant une mémoire et une paire adresse-données. Par rapport à des interconnexions de distance proche entre des MLUT adjacents, on introduit des interconnexions entrelacées, tandis que dans le cas d'interconnexion entre des MLUT non adjacents, on fournit des interconnexions distantes dédiées et, de plus, un réseau d'interconnexion torique.
(JA)
 従来のプログラマブルな半導体装置であるFPGAやMPLDはコストパフォーマンスが悪く、かつ長い信号線に対する配慮が不充分であった。 メモリと、アドレス-データ対を有する複数のMLUTから構成されるMLUTブロックにフリップフロップを内蔵した。また隣接するMLUT間の近距離配線には交互配置配線を導入し、隣接していないMLUT間の配線には専用の離間配線、更にはトーラス配線網を設けた。
国際事務局に記録されている最新の書誌情報