処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 土曜日 31.10.2020 (7:00 午前 CET)
設定

設定

出願の表示

1. WO2010071084 - 半導体装置およびその製造方法

公開番号 WO/2010/071084
公開日 24.06.2010
国際出願番号 PCT/JP2009/070737
国際出願日 11.12.2009
IPC
H01L 21/337 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
337PN接合ゲートを有するもの
H01L 29/417 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
40電極
41その形状,相対的大きさまたは配置に特徴のあるもの
417整流,増幅またはスイッチされる電流を流すもの
H01L 29/808 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
808PN接合ゲートを有するもの
CPC
H01L 21/0465
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
04the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
0445the devices having semiconductor bodies comprising crystalline silicon carbide
0455Making n or p doped regions or layers, e.g. using diffusion
046using ion implantation
0465using masks
H01L 29/1066
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
06characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; ; characterised by the concentration or distribution of impurities within semiconductor regions
10with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
1066Gate region of field-effect devices with PN junction gate
H01L 29/1608
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
12characterised by the materials of which they are formed
16including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
1608Silicon carbide
H01L 29/66068
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
66007Multistep manufacturing processes
66053of devices having a semiconductor body comprising crystalline silicon carbide
66068the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
H01L 29/8083
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
66Types of semiconductor device ; ; Multistep manufacturing processes therefor
68controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
76Unipolar devices ; , e.g. field effect transistors
772Field effect transistors
80with field effect produced by a PN or other rectifying junction gate ; , i.e. potential-jump barrier
808with a PN junction gate ; , e.g. PN homojunction gate
8083Vertical transistors
出願人
  • 住友電気工業株式会社 SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP]/[JP] (AllExceptUS)
  • 藤川 一洋 FUJIKAWA, Kazuhiro [JP]/[JP] (UsOnly)
  • 玉祖 秀人 TAMASO, Hideto [JP]/[JP] (UsOnly)
  • 原田 真 HARADA, Shin [JP]/[JP] (UsOnly)
  • 並川 靖生 NAMIKAWA, Yasuo [JP]/[JP] (UsOnly)
発明者
  • 藤川 一洋 FUJIKAWA, Kazuhiro
  • 玉祖 秀人 TAMASO, Hideto
  • 原田 真 HARADA, Shin
  • 並川 靖生 NAMIKAWA, Yasuo
代理人
  • 深見 久郎 FUKAMI, Hisao
優先権情報
2008-31975816.12.2008JP
2009-24459623.10.2009JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) DISPOSITIF SEMICONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
要約
(EN)
Disclosed is a JFET (1), which is a semiconductor device with which the fundamental characteristics can be obtained more reliably through the use of SiC as a material, and which is equipped with a wafer (10) at least the upper surface (14A) of which is comprised of silicon carbide, and a gate contact electrode (21) formed on the upper surface (14A). The wafer (10) contains a first p-type region (16), which is an ion implantation region formed to include the upper surface (14A). The first p-type region (16) contains a base region (16A) disposed to include the upper surface (14A), and a protruding region (16B). The width (w1) of the base region (16A) in the direction along the upper surface (14A) is wider than the width (w2) of the protruding region (16B). The gate contact electrode (21) is disposed in contact with the first p-type region (16) such that all of said electrode overlaps the first p-type region (16) when viewed in a plan view.
(FR)
Le transistor à effet de champ à jonction (JFET) (1), qui consiste en un dispositif semiconducteur pouvant s'obtenir avec plus de fiabilité grâce aux caractéristiques obtenues essentiellement par l'utilisation de SiC comme matériau, met en œuvre une tranche (10) dont au moins la surface de partie supérieure est constituée de carbure de silicium et une électrode de contact et de grille (21) formée sur la surface de la partie supérieure (14A). La tranche (10) comprend une première zone de type p (16) consistant en une zone d'implantation d'ions formée de façon à contenir la surface de la partie supérieure (14A). La première zone de type p (16) comprend une zone de base (16A) disposée de façon à contenir la surface de la partie supérieure (14A) et une zone saillante (16B). La zone de base (16A) possède une largeur (w1) dans le sens longeant la surface de la partie supérieure (14A) qui est plus importante que la largeur (w2) de la zone saillante (16B). L'électrode de contact et de grille (21) est disposée en contact avec la première zone de type p (16) et de façon à ce que, dans une vue plane, sa surface totale se superpose à la première zone de type p (16).
(JA)
 SiCを素材として採用することで本来得られる特性をより確実に得ることが可能な半導体装置であるJFET(1)は、少なくとも上部表面(14A)が炭化珪素からなるウェハ(10)と、上部表面(14A)上に形成されたゲートコンタクト電極(21)とを備える。ウェハ(10)は、上部表面(14A)を含むように形成されたイオン注入領域である第1のp型領域(16)を含む。第1のp型領域(16)は、上部表面(14A)を含むように配置されるベース領域(16A)と、突出領域(16B)とを含む。ベース領域(16A)は、上部表面(14A)に沿った方向における幅(w)が、突出領域(16B)の幅(w)よりも広い。ゲートコンタクト電極(21)は、平面的に見てその全体が第1のp型領域(16)に重なるように、第1のp型領域(16)に接触して配置されている。
国際事務局に記録されている最新の書誌情報