処理中

しばらくお待ちください...

設定

設定

出願の表示

1. WO2010070981 - 半導体製造方法と装置

公開番号 WO/2010/070981
公開日 24.06.2010
国際出願番号 PCT/JP2009/068489
国際出願日 28.10.2009
IPC
H01L 21/20 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20基板上への半導体材料の析出,例.エピタキシャル成長
H01L 21/02 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
H01L 21/336 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
336絶縁ゲートを有するもの
H01L 27/12 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
271つの共通基板内または上に形成された複数の半導体構成部品または他の固体構成部品からなる装置
02整流,発振,増幅またはスイッチングに特に適用される半導体構成部品を含むものであり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁を有する集積化された受動回路素子を含むもの
12基板が半導体本体以外のもの,例.絶縁体本体
H01L 29/786 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
78絶縁ゲートによって生じる電界効果を有するもの
786薄膜トランジスタ
CPC
H01L 21/02529
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02518Deposited layers
02521Materials
02524Group 14 semiconducting materials
02529Silicon carbide
H01L 21/02532
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02518Deposited layers
02521Materials
02524Group 14 semiconducting materials
02532Silicon, silicon germanium, germanium
H01L 21/02667
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02656Special treatments
02664Aftertreatments
02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
H01L 21/67109
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; ; Apparatus not specifically provided for elsewhere
67005Apparatus not specifically provided for elsewhere
67011Apparatus for manufacture or treatment
67098Apparatus for thermal treatment
67109mainly by convection
H01L 27/1281
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1214comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
1259Multistep manufacturing methods
127with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
1274using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
1281by using structural features to control crystal growth, e.g. placement of grain filters
H01L 27/1285
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
27Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
02including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
12the substrate being other than a semiconductor body, e.g. an insulating body
1214comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
1259Multistep manufacturing methods
127with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
1274using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
1285using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
出願人
  • 株式会社日立国際電気 HITACHI KOKUSAI ELECTRIC INC. [JP]/[JP] (AllExceptUS)
  • 森谷 敦 MORIYA, Atsushi [JP]/[JP] (AllExceptUS)
  • 井ノ口 泰啓 INOKUCHI, Yasuhiro [JP]/[JP] (UsOnly)
発明者
  • 井ノ口 泰啓 INOKUCHI, Yasuhiro
代理人
  • 特許業務法人 アイ・ピー・エス PATENT RELATED CORPORATION IPS
優先権情報
2008-32082617.12.2008JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) METHOD AND APPARATUS FOR MANUFACTURING SEMICONDUCTOR DEVICE
(FR) PROCÉDÉ ET APPAREIL DE FABRICATION DE DISPOSITIF À SEMI-CONDUCTEUR
(JA) 半導体製造方法と装置
要約
(EN)
Disclosed is a method for manufacturing a semiconductor device, wherein a silicon substrate which is partially provided with an insulating film can be covered with a single crystal.  Also disclosed is a substrate processing apparatus. An amorphous silicon (a-Si) film (14) is formed on an Si substrate (10) which is partially provided with an insulating film (fig. 1 (b)).  The Si substrate (10) is heat-treated so that the a-Si is solid phase epitaxially crystallized using the Si crystal of the substrate as a seed crystal (fig. 1 (c)).  A resist film (18) is formed so that the sufficiently epitaxially crystallized regions are protected in the thickness direction of the substrate (fig. 1 (d)).  Then, etching is performed (fig. 1 (e)), and after that, the resist film (18) is removed by ashing and an a-Si film is formed again on the Si substrate (10) (fig. 1 (f)).  By performing the above-mentioned heat treatment again, the a-Si is solid phase epitaxially crystallized (fig. 1 (g)).
(FR)
L'invention porte sur un procédé de fabrication de dispositif à semi-conducteur selon lequel un substrat en silicium qui est partiellement muni d'un film isolant peut être couvert d'un monocristal. L'invention porte sur un appareil de traitement de substrat. Un film de silicium amorphe (a-Si) (14) est formé sur un substrat Si (10) qui est partiellement muni d'un film isolant (fig. 1 (b)). Le substrat Si (10) est traité thermiquement de sorte que le silicium amorphe subit une cristallisation épitaxiale en phase solide en utilisant le cristal Si du substrat en tant que germe cristallin (fig. 1 (c)). Un film de résist (18) est formé de telle manière que les régions ayant subi une cristallisation épitaxiale suffisante sont protégées dans la direction d'épaisseur du substrat (fig. 1 (d)). Une gravure est ensuite effectuée (fig. 1 (e)), et après cela, le film de résist (18) est éliminé par calcination et un film de silicium amorphe est de nouveau formé sur le substrat Si (10) (fig. 1 (f)). Par exécution du traitement thermique susmentionné de nouveau, le silicium amorphe subit une cristallisation épitaxiale en phase solide (fig. 1 (g)).
(JA)
部分的に絶縁膜が形成されているシリコン基板上を単結晶で覆うことができる半導体装置の製造方法及び基板処理装置を提供する。 部分的に絶縁膜が形成されたSi基板10上に、a-Si膜14を成膜する(図1(b))。このSi基板10を熱処理すると、基板のSi結晶を種としてa-Siが固相Epi化される(図1(c))。基板の厚さ方向に対して充分にEpi結晶化された範囲を保護するようにレジスト膜18を形成し(図1(d))、エッチング処理を行い(図1(e))、その後、アッシング処理によってレジスト膜18を剥離し、このSi基板10上に再度a-Si膜を成膜する(図1(f))。再度、上記熱処理を行うことで、a-Siが固相Epi化される(図1(g))。
国際事務局に記録されている最新の書誌情報