処理中

しばらくお待ちください...

PATENTSCOPE は、メンテナンスのため次の日時に数時間サービスを休止します。サービス休止: 土曜日 31.10.2020 (7:00 午前 CET)
設定

設定

出願の表示

1. WO2010064706 - 半導体装置

公開番号 WO/2010/064706
公開日 10.06.2010
国際出願番号 PCT/JP2009/070397
国際出願日 04.12.2009
IPC
H01L 21/338 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
334ユニポーラ型の装置の製造のための多段階工程
335電界効果トランジスタ
338ショットキーゲートを有するもの
H01L 21/205 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
20基板上への半導体材料の析出,例.エピタキシャル成長
205固体を析出させるガス状化合物の還元または分解を用いるもの,すなわち化学的析出を用いるもの
H01L 21/316 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314無機物層
316酸化物またはガラス性酸化物または酸化物を基礎としたガラスからなるもの
H01L 21/318 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
21半導体装置または固体装置またはそれらの部品の製造または処理に特に適用される方法または装置
02半導体装置またはその部品の製造または処理
04少なくとも一つの電位障壁または表面障壁,例.PN接合,空乏層,キャリア集中層,を有する装置
18不純物,例.ドーピング材料,を含むまたは含まない周期表第IV族の元素またはA↓I↓I↓IB↓V化合物から成る半導体本体を有する装置
30H01L21/20~H01L21/26に分類されない方法または装置を用いる半導体本体の処理
31半導体本体上への絶縁層の形成,例.マスキング用またはフォトリソグラフィック技術の使用によるもの;これらの層の後処理;これらの層のための材料の選択
314無機物層
318窒化物からなるもの
H01L 29/778 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
778二次元電荷担体ガスチャンネルをもつもの,例.HEMT
H01L 29/812 2006.01
H電気
01基本的電気素子
L半導体装置,他に属さない電気的固体装置
29整流,増幅,発振またはスイッチングに特に適用される半導体装置であり,少なくとも1つの電位障壁または表面障壁を有するもの;少なくとも1つの電位障壁または表面障壁,例.PN接合空乏層またはキャリア集中層,を有するコンデンサーまたは抵抗器;半導体本体または電極の細部
66半導体装置の型
68整流,増幅またはスイッチされる電流を流さない電極に電流のみまたは電位のみを与えることにより制御できるもの
76ユニポーラ装置
772電界効果トランジスタ
80PN接合ゲートまたは他の整流接合ゲートによって生じる電界効果を有するもの
812ショットキーゲートを有するもの
CPC
H01L 21/0237
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02367Substrates
0237Materials
H01L 21/02458
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02436Intermediate layers between substrates and deposited layers
02439Materials
02455Group 13/15 materials
02458Nitrides
H01L 21/0254
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02518Deposited layers
02521Materials
02538Group 13/15 materials
0254Nitrides
H01L 21/0262
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
21Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
02Manufacture or treatment of semiconductor devices or of parts thereof
02104Forming layers
02365Forming inorganic semiconducting materials on a substrate
02612Formation types
02617Deposition types
0262Reduction or decomposition of gaseous compounds, e.g. CVD
H01L 29/045
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
04characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
045by their particular orientation of crystalline planes
H01L 29/2003
HELECTRICITY
01BASIC ELECTRIC ELEMENTS
LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
29Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; ; Multistep manufacturing processes therefor
02Semiconductor bodies ; ; Multistep manufacturing processes therefor
12characterised by the materials of which they are formed
20including, apart from doping materials or other impurities, only AIIIBV compounds
2003Nitride compounds
出願人
  • 日本電気株式会社 NEC CORPORATION [JP]/[JP] (AllExceptUS)
  • 中山 達峰 NAKAYAMA Tatsuo [JP]/[JP] (UsOnly)
  • 安藤 裕二 ANDO Yuji [JP]/[JP] (UsOnly)
  • 宮本 広信 MIYAMOTO Hironobu [JP]/[JP] (UsOnly)
  • 岡本 康宏 OKAMOTO Yasuhiro [JP]/[JP] (UsOnly)
  • 井上 隆 INOUE Takashi [JP]/[JP] (UsOnly)
発明者
  • 中山 達峰 NAKAYAMA Tatsuo
  • 安藤 裕二 ANDO Yuji
  • 宮本 広信 MIYAMOTO Hironobu
  • 岡本 康宏 OKAMOTO Yasuhiro
  • 井上 隆 INOUE Takashi
代理人
  • 工藤 実 KUDOH Minoru
優先権情報
2008-31020404.12.2008JP
公開言語 (言語コード) 日本語 (JA)
出願言語 (言語コード) 日本語 (JA)
指定国 (国コード)
発明の名称
(EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
要約
(EN)
Provided is a semiconductor device having an MIS field effect transistor structure which is turned on by a positive yet practical gate voltage and is capable of high-speed operation. The semiconductor device is equipped with a base layer (3), an electron supply layer (4), a two-dimensional electron gas dissolution layer (5), a first insulation film (6), and a gate electrode (7). Here, the electron supply layer (4) is formed on the base layer (3). The two-dimensional electron gas dissolution layer (5) is formed on the electron supply layer (4). The first insulation film (6) is formed on the two-dimensional electron gas dissolution layer (5). The gate electrode (7) is formed on the first insulation film (6). Then, the base layer (3), the electron supply layer (4), and the two-dimensional electron gas dissolution layer (5) are all wurtzite-type group III nitride semiconductor layers having principal surfaces which are tilted with respect to the (0001) plane by up to 10° in any arbitrary direction. The two-dimensional electron gas dissolution layer (5) has compressive strain.
(FR)
L’invention concerne un dispositif semi-conducteur comportant une structure de transistor à effet de champ MIS qui est activé par une tension de gâchette positive mais pratique et qui est capable de fonctionner à grande vitesse. Le dispositif semi-conducteur est équipé d’une couche de base (3), d’une couche d’alimentation en électrons (4), d’une couche de dissolution de gaz d’électrons bidimensionnelle (5), d’une première pellicule d’isolation (6) et d’une électrode de gâchette (7). Ici, la couche d’alimentation en électrons (4) est formée sur la couche de base (3). La couche de dissolution de gaz d’électrons bidimensionnelle (5) est formée sur la couche d’alimentation en électrons (4). La première pellicule d’isolation (6) est formée sur la couche de dissolution de gaz d’électrons bidimensionnelle (5).  L’électrode de gâchette (7) est formée sur la première pellicule d’isolation (6). Ensuite, la couche de base (3), la couche d’alimentation en électrons (4), et la couche de dissolution de gaz d’électrons bidimensionnelle (5) sont toues des couches semi-conductrices au nitrure du groupe III de type wurtzite dont les principales surfaces sont inclinées par rapport au plan (0001) jusqu’à 10° dans toute direction arbitraire. La couche de dissolution de gaz d’électrons bidimensionnelle (5) présente une contrainte de compression.
(JA)
 正ではあるが実用的なゲート電圧でオンし、高速動作が可能なMIS型電界効果トランジスタ構造を有する半導体装置を提供する。半導体装置は、下地層3と、電子供給層4と、2次元電子ガス解消層5と、第1の絶縁膜6とゲート電極5とを備える。ここで、電子供給層4は、下地層3の上に形成されている。2次元電子ガス解消層5は、電子供給層4の上に形成されている。第1の絶縁膜6は、2次元電子ガス解消層5の上に形成されている。ゲート電極7は、第1の絶縁膜6の上に形成されている。そして、下地層3、電子供給層4および2次元電子ガス解消層5が、いずれも(0001)面から任意の方向に10°までの範囲で傾斜した面を主面とするウルツ鉱型のIII族窒化物半導体層である。2次元電子ガス解消層5が圧縮歪みを有する。
他の公開
国際事務局に記録されている最新の書誌情報