WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2010058646) 半導体パッケージおよびその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2010/058646    国際出願番号:    PCT/JP2009/065316
国際公開日: 27.05.2010 国際出願日: 02.09.2009
IPC:
H01L 23/12 (2006.01), H01L 25/10 (2006.01), H01L 25/11 (2006.01), H01L 25/18 (2006.01)
出願人: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road, Armonk, New York 10504 (US) (米国を除く全ての指定国).
HISADA Takashi [JP/JP]; (JP) (米国のみ)
発明者: HISADA Takashi; (JP)
代理人: UENO Takeshi; (JP)
優先権情報:
2008-298338 21.11.2008 JP
発明の名称: (EN) SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING SAME
(FR) BOÎTIER DE SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体パッケージおよびその製造方法
要約: front page image
(EN)Provided are a wafer-level semiconductor package having a large mounting region area for peripheral connecting terminals and a method for manufacturing the semiconductor package. The manufacturing method includes: (a) a step of dividing a semiconductor wafer (20) into a plurality of semiconductor chips (22); (b) a step of increasing the distance between the semiconductor chips (22); (c) a step of forming an expanded wafer (26) by surrounding the semiconductor chips (22) by means of a mold member (24) by leaving circuit forming surfaces, respectively; (d) a step of forming a rewiring layer (28) which has, on the expansion wafer (26), a rewiring pattern (114) having a terminal pad (107) for mounting a connecting terminal bump, and extends from an electrode pad (106) on a circuit forming surface (19) of the semiconductor chip (22) to the region outside the semiconductor chip (22); and (e) a step of forming a plurality of semiconductor packages (100) by dividing the expanded wafer (26) having the rewiring layer (28) formed thereon into pieces.
(FR)L'invention porte sur un boîtier de semi-conducteur de niveau tranche possédant une surface de région de montage importante pour des bornes de connexion périphériques et sur un procédé de fabrication du boîtier de semi-conducteur. Le procédé de fabrication comprend : (a) une étape de division d'une tranche semi-conductrice (20) en une pluralité de puces semi-conductrices (22); (b) une étape d'augmentation de distance entre les puces semi-conductrices (22); (c) une étape de formation d'une tranche expansée (26) par entourage des puces semi-conductrices (22) au moyen d'un élément de moule (24) en laissant les surfaces de formation de circuit, respectivement; (d) une étape de formation d'une couche de recâblage (28) qui possède, sur la tranche d'expansion (26), un motif de recâblage (114) présentant une plage de connexion de borne (107) pour monter un bossage de borne de connexion, et qui s'étend à partir d'un plage de connexion d'électrode (106) sur une surface de formation de circuit (19) de la puce semi-conductrice (22) vers la région à l'extérieur de la puce semi-conductrice (22); et (e) une étape de formation d'une pluralité de boîtiers de semi-conducteur (100) par division de la tranche expansée (26) possédant la couche de recâblage (28) formée sur celle-ci en morceaux.
(JA)【課題】周辺接続端子の広い搭載領域面積を実現するウエハレベルの半導体パッケージおよびその製造方法を提供すること。 【解決手段】本発明の製造方法は、(a)半導体ウエハ20を複数の半導体チップ22に個片化する工程と、(b)複数の半導体チップ22の間の距離を拡大する工程と、(c)複数の半導体チップ22を、それぞれ回路形成面を残してモールド部材24で囲繞して拡張ウエハ26を形成する工程と、(d)拡張ウエハ26上に再配線パターン(114)を有する再配線層28を形成する工程であって、再配線パターン(114)は、接続端子バンプを搭載するための端子用パッド(107)を有し、半導体チップ22の回路形成面19の電極パッド(106)から該半導体チップ22外の領域に延在する、当該再配線層を形成する工程と、(e)再配線層28が形成された拡張ウエハ26を個片化して、複数の半導体パッケージ100を形成する工程とを含む。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)