WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2010058581) シフトレジスタ
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2010/058581    国際出願番号:    PCT/JP2009/006227
国際公開日: 27.05.2010 国際出願日: 19.11.2009
IPC:
H01L 21/822 (2006.01), G02F 1/1368 (2006.01), H01L 21/336 (2006.01), H01L 27/04 (2006.01), H01L 29/786 (2006.01)
出願人: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (米国を除く全ての指定国).
SAKAMOTO, Mayuko; (米国のみ).
MORIGUCHI, Masao; (米国のみ).
IWASE, Yasuaki; (米国のみ).
SAITOH, Yuhichi; (米国のみ).
YOSHIDA, Tokuo; (米国のみ).
KANZAKI, Yohsuke; (米国のみ)
発明者: SAKAMOTO, Mayuko; .
MORIGUCHI, Masao; .
IWASE, Yasuaki; .
SAITOH, Yuhichi; .
YOSHIDA, Tokuo; .
KANZAKI, Yohsuke;
代理人: OKUDA, Seiji; (JP)
優先権情報:
2008-297297 20.11.2008 JP
発明の名称: (EN) SHIFT REGISTER
(FR) REGISTRE À DÉCALAGE
(JA) シフトレジスタ
要約: front page image
(EN)Provided is a shift register supported by an insulating substrate and formed by a plurality of stages.  Each of the stages successively outputs an output signal and includes: a first transistor (MA) which outputs an output signal; and a plurality of second transistors (ME, MF) each having a source region or a drain region electrically connected to the gate electrode of the first transistor (MA).  The second transistors include a multi-channel transistor having an active layer containing at least two channel regions, a source region, and a drain region.  This improves characteristic of the shift register constituting the monolithic gate driver.
(FR)L'invention porte sur un registre à décalage supporté par un substrat isolant et formé d'une pluralité d'étages. Chacun des étages émet de manière successive un signal de sortie, et comprend : un premier transistor (MA) qui émet un signal de sortie ; et une pluralité de seconds transistors (ME, MF) possédant chacun une région de source ou une région de drain connectée électriquement à l'électrode de grille du premier transistor (MA). Les seconds transistors comprennent un transistor à multiples canaux possédant une couche active contenant au moins deux régions de canal, une région de source et une région de drain. Ceci améliore une caractéristique du registre à décalage constituant le pilote de grille monolithique.
(JA) 本発明のシフトレジスタは、絶縁性の基板に支持されたシフトレジスタであって、それぞれが出力信号を順次出力する複数の段を有し、複数の段のそれぞれは、出力信号を出力する第1トランジスタ(MA)と、それぞれのソース領域またはドレイン領域が第1トランジスタ(MA)のゲート電極に電気的に接続された複数の第2トランジスタ(ME、MF)とを有し、複数の第2トランジスタは、少なくとも2つのチャネル領域と、ソース領域と、ドレイン領域とを含む活性層を有するマルチチャネル型トランジスタを含む。それによって、モノリシックゲートドライバーを構成するシフトレジスタの特性が改善される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)