WIPO logo
Mobile | Deutsch | English | Español | Français | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

国際・国内特許データベース検索
World Intellectual Property Organization
検索
 
閲覧
 
翻訳
 
オプション
 
最新情報
 
ログイン
 
ヘルプ
 
自動翻訳
1. (WO2010050094) 不揮発性半導体記憶装置及びその製造方法
国際事務局に記録されている最新の書誌情報   

Translation翻訳: 原文 > 日本語
国際公開番号:    WO/2010/050094    国際出願番号:    PCT/JP2009/003354
国際公開日: 06.05.2010 国際出願日: 16.07.2009
予備審査請求日:    18.05.2010    
IPC:
H01L 27/10 (2006.01), H01L 21/3205 (2006.01), H01L 23/52 (2006.01), H01L 45/00 (2006.01), H01L 49/00 (2006.01)
出願人: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (米国を除く全ての指定国).
HIMENO, Atsushi; (米国のみ).
MIKAWA, Takumi; (米国のみ).
KAWASHIMA, Yoshio; (米国のみ)
発明者: HIMENO, Atsushi; .
MIKAWA, Takumi; .
KAWASHIMA, Yoshio;
代理人: PATENT CORPORATE BODY ARCO PATENT OFFICE; 3rd Fl., Bo-eki Bldg., 123-1 Higashimachi, Chuo-ku, Kobe-shi, Hyogo 6500031 (JP)
優先権情報:
2008-279416 30.10.2008 JP
発明の名称: (EN) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE AND MANUFACTURING METHOD THEREFOR
(FR) MÉMOIRE NON VOLATILE À SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION ASSOCIÉ
(JA) 不揮発性半導体記憶装置及びその製造方法
要約: front page image
(EN)Provided are a nonvolatile semiconductor storage device and a manufacturing method therefor with which microminiaturization and large capacity are possible due to a cross-point structure wherein memory cells are formed in contact holes at the intersections of word lines and bit lines. The nonvolatile semiconductor memory device comprises a substrate, a bottom layer copper wiring (70) in the form of multiple stripes formed on the substrate, an interlayer insulation layer (76) formed on the substrate that includes the bottom layer copper wiring (70), multiple contact holes formed through the interlayer insulation layer (76) to the surface of the bottom layer copper wiring (70), an electrode seed layer (77) and a noble metal electrode layer (78) formed only in the bottoms of the contact holes, a resistance variable layer (73) connected to the noble metal electrode layer (78) and formed buried in the contact holes, and a top layer copper wiring (74) connected to the resistance variable layer (73) and having the form of multiple stripes that intersect in relation to the bottom layer copper wiring (70). The electrode seed layer (77) and the noble metal electrode layer (78) are formed using selective deposition plating.
(FR)La présente invention a trait à une mémoire non volatile à semi-conducteur et à un procédé de fabrication au moyen duquel il est possible d'obtenir une microminiaturisation et une grande capacité, grâce à une structure de point de croisement dans laquelle des cellules de mémoire sont formées dans des trous de contact au niveau d'intersections de lignes de mots et de lignes binaires. La mémoire non volatile à semi-conducteur comprend un substrat, un câblage de cuivre de couche inférieure (70) sous la forme de multiples rayures formées sur le substrat, une couche isolante intermédiaire (76) formée sur le substrat qui inclut le câblage de cuivre de couche inférieure (70), de multiples trous de contact formés à travers la couche isolante intermédiaire (76) jusqu'à la surface du câblage de cuivre de couche inférieure (70), une couche de germe d'électrode (77) et une couche d'électrode de métal noble (78) formée uniquement dans les parties inférieures des trous de contact, une couche à résistance variable (73) connectée à la couche d'électrode de métal noble (78) et formée à l'intérieur des trous de contact, et un câblage de cuivre de couche supérieure (74) connectée à la couche à résistance variable (73) et se présentant sous la forme de multiples rayures qui se croisent par rapport au câblage de cuivre de couche inférieure (70). La couche de germe d'électrode (77) et la couche d'électrode de métal noble (78) sont formées à l'aide d'un revêtement métallique par dépôt sélectif.
(JA) ワード線とビット線との交点部分のコンタクトホール内にメモリセルを形成するクロスポイント構造で、微細化かつ大容量化が可能な不揮発性半導体記憶装置とその製造方法を提供する。不揮発性半導体記憶装置は、基板と、基板上に形成された複数のストライプ形状の下層銅配線(70)と、下層銅配線(70)を含む基板上に形成された層間絶縁層(76)と、層間絶縁層(76)に下層銅配線(70)の表面に貫通するように形成された複数のコンタクトホールと、コンタクトホールの底部にのみ形成された電極シード層(77)及び貴金属電極層(78)と、貴金属電極層(78)に接続し、コンタクトホール内に埋め込み形成された抵抗変化層(73)と、抵抗変化層(73)と接続し、下層銅配線(70)に対して交差する複数のストライプ形状を有する上層銅配線(74)からなり、電極シード層(77)及び貴金属電極層(78)が選択成長めっきにより形成される。
指定国: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
アフリカ広域知的所有権機関(ARIPO) (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
ユーラシア特許庁(EAPO) (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
欧州特許庁(EPO) (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
アフリカ知的所有権機関(OAPI) (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
国際公開言語: Japanese (JA)
国際出願言語: Japanese (JA)